JPS5840619A - シ−ケンスコントロ−ラおよびその制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプログラマブル・コントローラに係り、特にＤ
ＤＣ制御やシーケンス制御等プラント制御に好ｉなプロ
グラマブルコントローラに関する。

従来、プラント制御は、論理演算用、数値演算用、特殊
演算用、外部インタフェイス用の個々の専用機能コント
ローラを複数台設置して実行されるか、あるいは全ての
機能金一台のコントローラで実行されている。

前者のコントローラは、個々の機能を並行して実行でき
るが、お互いの情報交換や起動に時間を要すること及び
設備の複雑化という欠点がある。

また、後者のコントローラは、個々の機能全シーケンシ
ャルに実行するために処理時間が長くなるという欠点が
ある。

前者の制御装置の一例を第１図を参照して説明する。こ
の例では、外部インタフェイス制御、特殊演算をコンピ
ュータ１００が行い、論理演算。

数値演算、プラント制御をシーケンサ１０１が行う構成
である。コンピュータ１００は例えばマイクロコンピュ
ータ１０２がメモリ８に記憶されているプログラムとデ
ータに従い、端末機器５を入出力コントローラ９を介し
て制御したり、壕だ特殊演算を実行する。一方シーケン
サ１０１は、シーケンサコントローラ１０３がシーケン
サメモリ１０４に記憶されているプログラムとデータに
従い、論理演算、数値演算、入出力コントローラ１５を
介したプラント６の制御を実行する。

ここで、コンピュータ１００とシーケンサ１０１は並行
して動作しているが、コンピュータ１００はプログラム
によりシーケンサ１０１のデータを記憶しているシーケ
ンサメモリ１．０４あるいは入出力コントローラ１５を
アクセスする必要がある。

マイクロコンピュータ１０２、メモリ８及び入出力コン
トローラを接続するバス１０５ａとシーケンサコントロ
ーラ１０３、シーケンサメモリ１０４及び入出力コント
ローラ１５を接続する）（ス１０５ｂとはパスインタフ
ェイス１０７でオンされたり、オフされたジする。コン
ピュータ１００とシーケンサ１０１が独立して並行に動
作する時は、パスインタフェイス１０７がオフ状態にあ
る。

しかし、コンピュータ１００がシーケンサ１０１内のシ
ーケンサメモリ１０４あるいは入出力コントローラ１５
をアクセスする時は、ツクスインタフェイス１０７がオ
ンしてバス１０５ａと）（ス１０５ｂｅ導通状態にする
必要が生じる。

ところで、シーケンサ１０１の動作速度は、プラント制
御のため、コンピュータ１００の動作速度より高いこと
が要求される。５このためにシーケンサコントローラ１
０３は１命令実行終了毎に一定時間、バスｔｏｓｂｔコ
ンピュータ１００に使用許可する方式がとられていた。

これは、シーケンサコントローラ１０３がバス１０５ｂ
の使用をコンピュータ１００に許可する）（ス許可信号
１０６をマイクロコンピュータ１０２と、）くスインタ
フェイス１０７に出力する。バス許可信号１０６にヨリ
、パスインタフェイス！０７がオンしてハス１０５ａと
バス１０５ｂが導通され、マイクロコンピュータ１０２
は、シーケンサメモリ１０４及び入出力コントローラ１
５をアクセスできることを認識する。これを第２図（Ａ
）’に参照して説明すると、（ａ）はシーケンサ１０１
が１命令実行することを示し、（ｂ）はコンピュータ１
００が、シーケンサメモリ１０４あるいは入出力コント
ローラ１５をアクセスできる時間を示す。コンピュータ
１００は、シーケンサメモリ１０４あるいは入出力コン
トローラ１５をアクセスする時は、バス許可信号１０６
に従うが、メモリ８あるいは入出力コントローラ９をア
クセスする時間は、バス許可信号１０６に制約されない
。第２図（４）の（Ｑはバス許可信号１０６を示す。結
局期間ＳｅＱ、ＩＮＳ　はシーケンサの一命令の実行を
、期間Ｃ，ＯＭ、Ｂはコンピュータがバス全使用する期
間を示している。このように交互に実行されることにな
る。

このため、シーケンサ１０１の実質処理速度は、シーケ
ンサコントローラ１０３の処理速度に比べ約１７２に低
下するという欠点が生じる。また、コンピュータ１００
はシーケンサ１０１の１命令実行時間だけ最大アクセス
を待たされるという欠点がある。

また、シーケンサ１０１の動作同各及びシーケンサメモ
リ１０４及び入出力コントローラ１５のアクセス内容の
記録がないため、プログラムのデバッグ及び故障時の状
態認識ができないという欠点がある。

また、論理演算、数値演算、特殊演算、外部インタフェ
イス制御、プラント制御の機能全てを一台のコントロー
ラで実行する制御装置では、個々の制御を同時に実行で
きなく、シーケンシャルのため処理時間が長くなるとい
う欠点がある。

本発明の目的は、シーケンサの処理速度全高め、かつコ
ンピュータのアクセス待ち時間を少なくして性能を高め
たプログラマブルコントローラを提供するにある。

本発明、の他の目的は、シーケンサ内のメモリや入出力
コントローラをコンピュータのアクセスから保護するプ
ログラマブルワントローラを提供するにある。

本発明の他の目的は、パリティエラーの発生頻度を少な
くするプログラマブルワントローラヲ提供するにある。

本発明の他の目的は、シーケンサの監視機能を有するプ
ログラマブルコントローラを提供するにある。

本発明は、論理演算、数値演算、プラント制御をつかさ
どるシーケンサと、端末装置制御、特殊演算をつかさど
るコンピュータと、シーケンサの監視用モニタとにおい
て、シーケンサの管理下にあるシーケンサバスの空き時
間を利用して、コンピュータがシーケンサのメモリある
いは入出力コントローラをアクセスできるようにしたこ
とに特徴がある。

本発明にぶるプログラマブルコントローラの構成を第３
図を参照して説明する。コンピュータ１はコンピュータ
バスセ０、これに接続される計算機機能を有するもの本
実施例ではマイクロコンピュータ７、プログラムやデー
タを記憶するメモリ８及び端末機器５を制御する入出力
コントローラ９とから構成され、シーケンサ３の起動・
停止操作、シーケンサプログラムやデータの書き替え・
読出し、端末機器の制御、高級言語処理、モニタ４の監
視内容の指定を行う。

シーケンサ３は、シーケンサ機能全体全制御す・るシー
ケンサコントロール１１、プロクラムメモリのパリティ
ビット発生、パリティエラー検出を行うパリティ回路１
２、シーケンスプログラムを記憶するプログラムメモリ
１３、データを記憶するデータメモリ１４、プラント６
とのインターフェイスを行う入出力コントローラ１５、
データメモリ１４と入出力コントローラ１５をコンピュ
ータ１のアクセスから保護する許可フラグ１６及びこれ
らを接続するシーケンサバス２１とから構成される。

バスコントローラ２に１．コンピュータ１とシーケンサ
３との接続管理を行い、シーケンサコントローラ１１へ
のバスコントロール信号２２により制御される。

シーケンサのプログラムは、あらかじめコンピュータ１
よりプログラムメモリ１３に書込まｔている。

シーク／す３の実行は、コンピュータ１よりシーケンサ
３の起動が指示されると、シーケンサコントローラ１１
がプログラムメモリ１３から読出したシーケンスプログ
ラムに従い、論理演算、数値演算及びプラント６の制御
を行う。

シーケンサ命令の実行全第２図ＣＢ）？参照して説明す
る。本実施例では１命令を４サイクルで実行する場合に
ついて述べるが、サイクル数を変更しても本発明の効果
はそこなわれない。１命令は（（１）で示すように、命
令フェッチサイクル■、実効アドレス計算サイクル■、
メモリ・入出力アクセスサイクル■及び演算サイクル■
１．あるいは命令フェッチサイクル■及び内部制御サイ
クル■で構成される。

ココで、シーケンサコントローラ１１がシーケンサバス
２１を使用するサイクルは、命令フェッチサイクル■及
びメモリ・入出力アクセスサイクル■であり、これらの
サイクルではコンピュータｌはシーケンサバス２１１に
使用できない。

一方、実効アドレス計算サイクル■、演算サイクル■及
び内部制御サイクル■では、シーケンサコントローラ１
１がプログラムメモリ１３、データメモリ１４、入出力
コントローラ１５及び許可フラグ１６をアクセスしない
ため、シーケンサバス２１は空いている。

すなわち、シーケンサの１命令には、シーケンサバス２
１の使用されているサイクルを空いているサイクルとが
ある。これは、シーケンサ命令により決定されるもので
ある。

このシーケンサバス２１の空いているサイクルを、コン
ピュータ１がシーケンサバス２１　’に使用できるよう
にすれば、第１図で示す従来例の欠点である（１）シー
ケンサ命令が連続して実行できない、（２）コンピュー
タのシーケンサ３内のプログラムメモリ１３、データメ
モリ１４、入出力コントロ−ラ１“５及び許可フラグ１
６をアクセスする待ち時間が長くなる、を解決すること
ができる。

シーケンサコントローラ１１はバスコントローラ信号２
２をバスコントローラ２に出力する。バスコントローラ
信号２２は（第２図■の（ｅ）　）　、シーケンサ命令
のサイクル■及び■ではパスコントローラ２がコンピュ
ータバス２ｏとシーケンサバス２１を導通（使用）する
ことを禁止し、シーケンサ命令のサイクル■、■及び■
では導通することを許可する。これにより、コンピュー
タｌは第２図■の（ｆ）で示す時間にシーケンサバス２
１の使用が可能となる。

すなわち、第２図（４）に示した８ｅ（１，ＩＮＳ、の
動作が連続して実行されるが第２図（１３で示される（
ｆ）の期間はコンピュータ１のバス２１の使用を可能と
することに特徴がある。

シーケンサ１命令の読出し実行といってもその間全てバ
ス２１を占有しているのではない。その空き時間を有効
に利用するものである。

ところで、シーケンサ３内のプログラムメモリ１３、デ
ータメモリ１４、入出力コントローラ１５をコンピュー
タ１が自由にアクセスできるのではなく、する期間だけ
禁止する場合がある。このためにシーケンサ３内に許可
フラグ１６を設ける。許可フラグ１６について第４図を
参照して説明すると、シーケンサコントローラ１１が時
刻０に許可フラグ１６をリセットしてコンピュータ１が
７−ダンサ３内のメモリ等をアクセスすることを禁止し
、時刻■に許可フラグ１６をセットする。

こノ期間■ではコンピュータ１がシーケンサ３内のメモ
リをアクセスすることを禁止する。これによりシーケン
サ３内のメモリをコンピュータ１からの保護する。

ところでシーケンサ３が停止の期間は、コンピュータ１
はシーケンサ３内の全てのメモリやレジスタ及びモニタ
４内のレジスタをアクセスできる。

即ち、第１図に図示されていないシーケンサコントロー
ル１１内のプログラムカウンタ、コントロールレジスタ
、状態レジスタ等の管理レジスタ、プログラムメモリ１
３、データメモリ１４、人出カコントローラ１５、許可
フラグ１６、第１図に図示されていないモニタ４内のコ
ントロールレジスタ、モニタ状態レジスタをアクセスで
きる。

一方、シーケンサ３が実行中は、前述の通り、コンピュ
ータ１はシーケンサコントローラ１１がシーケンサバス
２１を使用しないサイクルにシーケンサ３内のレジスタ
及びモニタ４内のレジスタをアクセスできる。

次にパリティ回路１２について第５図及び第６図を参照
して説明する。プログラムの内容は正しく読出されない
とプラント制御が望ましい状態で動作できない。このた
めにパリティビラトラ設け、書込み時にはパリティビッ
ト４６をパリティ発生、チェック回路４２で発生させ、
バリティビラトラプログラムメモリ１３にデータ４３と
並記する。

プログラムメモリ読屯し時にパリティエラーが発生する
要因としては、定常エラー、と、外乱による一時的エラ
ーとがあり、前者の場合はプラント制御音直ちに中止し
、シーケンサ３の一部あるいは全ての交換が必要である
。しかし、後者の場合は数回再試行を実行すれば、大半
のパリティエラーはなくなり、正常にプラント制御を続
行できる。

再試行を行う方法として、従来はプログラムが関与して
、新たにプログラムメモリ１３をアクセスしていた。し
かし本発明では、プログラムメモリ１３のアクセス時間
を、パリティエラ一時は延長し、シーケンサコントロー
ラ１１からはあたかも命令フェッチ時間が長くなったと
判断する。すなわち、第２図（至）で示すサイクル■の
時間が可変となる。

プログラムメモリ１３の読出しサイクルが開始されると
、アドレス４５及び読出信号とアクセス信号であるコン
トロール信号４４がシーケンサコントロール１１から送
出さ扛、プログラムメモリ１３から該当する番地のデー
タが読出さｎ１パリティ発生、チェック回路４２でパリ
ティ検査を行う。一方、プログラムメモリ１３は読出し
データを出力し終えたことを示すデータ送出完了信号を
出力する。パリティチェックタイミング発生回路４０は
、読出しサイクルでかつデータ送出完了信号を受は取っ
た後、パリティ検査に要する時間が経過したことを知ら
せる時刻ｔ、に（第６図）、パリティチェックタイミン
グ信号４８を発生する。

フリップフロップ４１は、パリティチェックタイミング
信号４８による時刻ｔ１　のパリティエラー信号４７の
状態を記憶する。時刻１．にパリティエラーがなければ
シーケンサコントロール１１へのアクセス完了を示すレ
ディ信号２３は（第６図（ｆ）　）　、アクセス完了を
示し、シーケンサコントロール１１は読出しデータを取
り込み、次のサイクルへ進む。一方、時刻１ｍにパリテ
ィエラーである時は、レディ信号２３はアクセス完了を
示さなく、ハリティチェックタイミング発生回路４０は
、時刻１．より一定時間Ｔ後即ち時刻ｔ２に再びパリテ
ィチェックタイミング信号４８を出力する。

再びフリップフロップ４１はパリティエラー信号４７（
第６図（ｅ）　）の状態を記憶する。時刻ｔ、でのパリ
ティエラーが一時的エラーによるものであるならば、時
刻１２でパリティエラーが消滅し正常であることがわか
る。正常であればレディ信号２３はアクセス完了を示し
、シーケンサコントローラ１１は読出しデータを取り込
み、メモリアクセスサイクルを終了する。時刻ｔ２にお
いてもパリティエラーであるならば、定常エラーである
七判断し、シーケンサ３を停止し、コンピュータ１に異
常報告し、コンピュータ１が対策処理を実行する。

シーケンサコントローラ１１の１命令中の各サイクルの
時間は、レディ信号２３により可変できる。

本実施例では、パリティチェックを第２図まで行う場合
であるが、プログラムメモリの素子、アプリケーション
からプログラマブルコントローラに要求される信頼性に
より、パリティチェックの回数を増加することは容易で
ある。

論理演算、数値演算の命令の記述法には、ラダー図、演
算式が一般的であるが、最近はベーシック言語がマイク
ロコンピュータに普及しており、ベーシック言語をプロ
グラマブルコントローラに用いることができる。ラダー
図、演算式による処理はシーケンサ３で行い、ベーシッ
ク言語による処理はシーケンサ３からベーシック要因を
コンピュータ１に報告し、コンピュータ１で実行される
。

また、数値演算で、乗除算や２進・１０進変換等マクロ
命令は、第７図に示すように、プログラムメモリ１３に
サブルーチンエリアＳＡ’（ｆ−設ける。

サブルーチンエリアは読出し専用メモリとする。

これにより、例えば第Ｎ番地に乗算命令があると、シー
ケンサコントローラ１３は乗算命令をフェッチした次の
サイクルで乗算サブル催チンにジャンプし乗算サブルー
チン全実行した後、第Ｎ＋１番地を実行する。

モニタ４はシーケンサバス２１のアドレス、データをコ
ンピュータ１で指示された組合せでかつ指定された条件
の時に、指定語数記憶する。また、指定されたアドレス
、データと一致した時にシーケンサ３を停止する機能を
有する。第２図■の命令フェッチサイクル■かデータメ
モリ１４あるいは入出力コントローラ１５アクセスサイ
クル■かの判別はシーケンサコントローラ１１からのサ
イクル指示信号２４により行う。

コンピュータ１が、例えばシーク／す命令のサイクル■
の後半でシーケンサバス２１を使用し始めた場合は、メ
モリや入出力コントローラに必要なサイクル時間を満足
できなくなり、次のシーケンサ命令のサイクル■まで、
コンピュータ１のサイクル時間を延長するか、あるいは
コンピュータ１がシーケンサバス２１の使用を中止して
他の命令を実行し、その後、改めてサイクルバス２１ｉ
使用する制御方法がある。

また、許可フラグ１６は、コンピュータ１からもセット
、リセットされる。これにより、シーケ／サコ／トロ〒
う３がシーケンサ３内のメモリ１４、入出力コントロー
ラ１５のアクセスを禁止することもできる。

許可フラグ１６は、本実施例ではシーケンサバス２１に
接続されているが、パスコントローラ２内に上述の機能
を有するフラグを設けても、本発明の効果をそこなわな
いことは明らかである。

例えば第４図で時刻■ではコンピュータ１から許可フラ
グ１６をリセットし、期間Ｏはコンピュータからシーケ
ンサ３内のメモリのアクセスを可能にする。そして時刻
■でこれもコンピュータ１から許可フラグ１６をリセッ
トする。時刻■でシーケンサの実行要求があっても許可
フラグがセットされているのでコンピュータがバス２１
を専有する。

以上の説明から明らかなように、シーケンサの処理速度
は、連続してシーケンサ命令を実行できるため約２倍に
高められる。また、コンピュータのシーケンサ内メモリ
のアクセス待ち時間を約１／２に短縮でき、コンピュー
タの平均処理能力を約５％高められる。これらよりプロ
グラマブルコントローラの平均処理速度を従来に比べ２
０％高められる効果が得られる。

【図面の簡単な説明】

第１図は従来のプログラマブルコントローラ、第２図（
４）、（Ｂは第１図及び本発明の実施例である第３図の
タイミングを示す図、第４図は本実施例での許可フラグ
のタイミング、第５図はパリティ回路図、第６図は第５
図によるタイミング図、第７図はプログラムメモリの構
成図である。 １・・・コンピュータ、２・・・バスコントローラ、３
・・・シーケンサ、４・・・モニタ、５・・・端末機器
、６・・・プラント、１３・・・プログラムメモリ、１
４・・・データメモリ、１５・・・入出力コントローラ
、１６・・・許可ｆｉｔ　口 １３１２］ 第４（図 箋５　口 ｌど 箋６図 ′＠７図 ５４ １９６−

Claims (1)

1. 【特許請求の範囲】 １、制御対象プロセスのシーケンス制御をおこなうシー
   ケンサにおいて、バス結合された端末機器の制御あるい
   は該端末機器からの情報を取込み処理するためのコンピ
   ュータと、該シーケンサのシーケンサバスト該コンピュ
   ータのコンピュータパストノ結合ヲコントロールするバ
   スコントローラとを具備し、該シーケンサあるいは該コ
   ンピュータによるバスの占有を該バスコントローラによ
   りコントロールすることを特徴とするシーケンスコント
   ローラ。 ２、前記特許請求の範囲第１項記載において、該シーケ
   ンサにシーケンサバスの占有許可フラグ装置を有し、該
   許可フラグ装置が許可状態のときに該シーク／すが該シ
   ーケンサバスを占有すること全特徴とするシーケンスコ
   ントローラ。 ３、シーケンサバスで結合構成されたシーク／すとコン
   ピュータバスにより結合構成されたコンピュータとをパ
   スコンドローＱｋ介して結合したシーケンスコントロー
   ラの制御方法において、該シーケンサによるシーケンサ
   バスの空き時間に該ノ（スコントローラを介して該コン
   ピュータと該シーケンサバスとを結合せしめることを特
   徴とするシーケンスコントローラの制御方法。 ４６前記特許請求の範囲第３項記載において、該シーケ
   ンサバスの空き時間と７−ケンサパスの許可フラグによ
   る許可信号との論理積が成立するとき該コンピュータか
   らの該シーケンサへのアクセスを可能とすることを特徴
   とするシーケンスコントローラの制御方法。 ５、前記特許請求の範囲第３項記載におけるシーケンサ
   において、シーケンス命令の読出しサイクルにおいてパ
   リティエラーを検出したとき、該読出し時間を延長し、
   あらかじめ定めた時間経過後再度読出しパリティエラー
   をチェックすることを特徴とするシーケンスコントロー
   ラの制御方法。 ６、前記特許請求の範囲第１項記載において、該シーケ
   ンサの動作の実効アドレス計算サイクルあるいは演算サ
   イクル期間に該コンピュータが該シーケンサパスを専有
   するように該ノ（スコントローラを制御することを特徴
   とするシーケンスコントローラの制御方法。