JPS6125602U - シ−ケンサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は本考案の基本的構成図、第２図は本考案の一実
施例のシーケンサとその周辺装置との概略構成を示すブ
ロック図、第３図は■／○ＲＡＭコントローラの一例を
示す概略回路図、第４図は実施例シーケンサの制両の一
例を示すフ０−チャート、第５図ＡはＩ／Ｏリード・ラ
イトストローブＩＯＲＤ，ＩＯＷＴとインヒビット信号
ＩＮＨとのタイミングを説明ザるタイムチャート、第５
図ＢはＩ／Ｏリード・ライトストローブＩＯＲＤ，ＩＯ
ＷＴと無効信号ＩＮＥＦとのタイミングを説明するタイ
ムチャ・一ト、第６図Ａは許可手段のもうひとつの回路
例を示す回路図、第６図Ｂはその動作を説明するタイム
チャートである。 １・・・シーケンサ、３・・・データロガー、１０・・
・ｃｐｕ，１６・・・入力回路、１８・・・出力回路、
２ｏ・・・Ｉ／ＯＲ＃へ ２２・・・Ｉ／ＯＲＡＭコン
トローラ、９４．１０２・・・単安定マルチパイブレー
ク、３３０・・・Ｄ型フリツブフロツフ。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 制御対象の状態を示す状態データを入力する入力手
   段と、 制御対象を制御する制御データを出力する出力手段と、 前記入力手段を介して入力された前記状態データに基づ
   いて、前記出力手段を介して制御対象に制御データを出
   力する制御手段と、 を備えるシーケンサにおいて、 制御手段に対して入力手段・出力手段と同じアドレス空
   間に割付けられ、そのアドレスの一部が入力手段もしく
   は出力手段のアドレスと重なっており、制御手段によっ
   て読み書き可能な記憶手段と、 前記制御手段が入力手段もしくは出力手段を介して前記
   状態データもしくは制御データの入・出力を行なう毎に
   、該データと同一のデータを、入・出力が行なわれる入
   力手段もしくは出力手段のアドレスと対応する記憶手段
   のアドレスに書き込むデータ書き込み手段と、 前記制御手段が前記記憶手段に記憶されたデータの内容
   を変更しない期間を検出して、該記憶手段へのデータの
   入出力を外部機器に許可する許可手段と、 前記記憶手段への外部機器からの読み出し・書き込み制
   御信号を入力して、外部機器と該記憶手段とのデータの
   入出力を行なうデータ入出力手段と、 を備えたことを特徴とするシーケンサ。 ２ 制御手段が記憶手段に記憶されたデータの内容を変
   更しない期間が、制御手段が入力手段、出力手段あるい
   は記憶手段を読み書きしていない期間、および入力手段
   を介して読みとった制御対象の状態データに変化がなく
   出力される制御データがそれ以前の制御データと同一で
   ある場合の制御データ出力期間である実用新案登録請求
   の範囲第１項記載のシーケンサ。