JPS6044140U - マイクロプロセッサ等のデバッグ装置 - Google Patents
マイクロプロセッサ等のデバッグ装置Info
- Publication number
- JPS6044140U JPS6044140U JP13340383U JP13340383U JPS6044140U JP S6044140 U JPS6044140 U JP S6044140U JP 13340383 U JP13340383 U JP 13340383U JP 13340383 U JP13340383 U JP 13340383U JP S6044140 U JPS6044140 U JP S6044140U
- Authority
- JP
- Japan
- Prior art keywords
- random access
- microprocessor
- access memory
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案のデバッグ装置の前提と、なるアクセス
モニタの原理を説明するための概略のブロック回路図、
第2図は第1図のデバッグの対象となるマイクロプロセ
ッサによって実行されるプログラムのフローチャート、
第3図は本考案に係る一実施例としてのデバッグ装置の
要部回路図、第4図は第3図回路の各部信号のタイムチ
ャートである。 10・・・デバッグの対象となるマイクロプロセッサ、
50A、53,54・・・ランダムアクセスメモリ、5
1・・・データマルチプレクサ、52・・・データコン
パレータ、57・・・制御回路、66・・・OR回路、
67・・・AND回路。
モニタの原理を説明するための概略のブロック回路図、
第2図は第1図のデバッグの対象となるマイクロプロセ
ッサによって実行されるプログラムのフローチャート、
第3図は本考案に係る一実施例としてのデバッグ装置の
要部回路図、第4図は第3図回路の各部信号のタイムチ
ャートである。 10・・・デバッグの対象となるマイクロプロセッサ、
50A、53,54・・・ランダムアクセスメモリ、5
1・・・データマルチプレクサ、52・・・データコン
パレータ、57・・・制御回路、66・・・OR回路、
67・・・AND回路。
Claims (1)
- デバッグの対象となるマイクロプロセッサ等のアドレス
信号並びにスティタス信号の少なくとも一部をあらかじ
め設定された状態にあるかどうかを判別するためのリア
ルタイムデータコンパレータ、及び該コンパレータの出
力によりアクセス制御されるランダムアクセスメモリを
有すると共に、上記デバッグの対象となるマイクロプロ
セッサ等のアドレス信号の一部又は全部が該ランダムア
クセスメモリにアドレス情報として与えられるようにし
たアドレス情報付与手段を設け、さらに該ランダムアク
セスメモリに対して読み書き可能であると共にデバッグ
対象のマイクロプロセッサ等がメモリ又は入出力空間を
アクセスした時には該ランダムアクセスメモリにあらか
じめ定められた情報を書き込むようにした読み書き制御
手段を設けてなるデバッグ装置において、上記ランダム
アクセスメモリへの未書き込み番地を読み出しアクセス
した時の該ランダムアクセスメモリの出力信号を割込み
の信号とする手段を設けたことを特徴とするマイクロプ
ロセッサ等のデバッグ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13340383U JPS6044140U (ja) | 1983-08-29 | 1983-08-29 | マイクロプロセッサ等のデバッグ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13340383U JPS6044140U (ja) | 1983-08-29 | 1983-08-29 | マイクロプロセッサ等のデバッグ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6044140U true JPS6044140U (ja) | 1985-03-28 |
Family
ID=30300932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13340383U Pending JPS6044140U (ja) | 1983-08-29 | 1983-08-29 | マイクロプロセッサ等のデバッグ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6044140U (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54101626A (en) * | 1978-01-27 | 1979-08-10 | Nec Corp | Anomaly detection circuit for memory device |
-
1983
- 1983-08-29 JP JP13340383U patent/JPS6044140U/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54101626A (en) * | 1978-01-27 | 1979-08-10 | Nec Corp | Anomaly detection circuit for memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
JPS6044140U (ja) | マイクロプロセッサ等のデバッグ装置 | |
JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
JPS60640U (ja) | Dma処理とプログラム計測モ−ドの並行処理システム | |
JPS59180300U (ja) | メモリ試験装置 | |
JPS617000U (ja) | メモリ内蔵型lsi | |
JPS59138961U (ja) | トレ−ス・メモリ制御回路 | |
JPH05197596A (ja) | トレーサ | |
JPH0172651U (ja) | ||
JPS59134842U (ja) | 車載電子機器用のワンチツプマイコンのメモリ拡張装置 | |
JPS6010349U (ja) | メモリ共有装置 | |
JPS5851333U (ja) | プログラム処理装置 | |
KR890008681A (ko) | 프로세서 제어 장치 | |
JPS58124835U (ja) | ロジツクトレ−サ | |
JPH0326416B2 (ja) | ||
JPS59174644U (ja) | デバツグ装置 | |
JPH0272500U (ja) | ||
JPS61164551U (ja) | ||
JPS59182757U (ja) | マイクロコンピユ−タの誤動作解析回路 | |
JPH0221618B2 (ja) | ||
JPS58164028U (ja) | 入出力デ−タ・バツフア装置 | |
JPS6320253U (ja) | ||
JPS61190636A (ja) | トレ−ス機能を有する情報処理装置 | |
JPS595096U (ja) | メモリアクセス装置 | |
JPH07248945A (ja) | 実行結果保持機能付き端末装置 |