JPH05197596A - トレーサ - Google Patents
トレーサInfo
- Publication number
- JPH05197596A JPH05197596A JP3355199A JP35519991A JPH05197596A JP H05197596 A JPH05197596 A JP H05197596A JP 3355199 A JP3355199 A JP 3355199A JP 35519991 A JP35519991 A JP 35519991A JP H05197596 A JPH05197596 A JP H05197596A
- Authority
- JP
- Japan
- Prior art keywords
- tracer
- microprocessor
- instruction
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 マイクロプロセッサを有する情報処理装置の
アドレストレーサのトレース時間の拡大を図る。 【構成】 マイクロプロセッサ１と主記憶装置２との間
はアドレスバス７，データバス８および制御信号９を含
むバスで接続されている。バスにはトレーサ制御回路３
とレジスタ４が接続されている。レジスタ４にはマイク
ロプロセッサ１が読み出した命令のアドレスが順次格納
され、トレーサ制御回路３はマイクロプロセッサ１が予
め設定されたある特定の命令を実行したときにトレーサ
メモリ６に対し書き込み指示を行う。トレーサメモリ６
はこれによりカウンタ５で示されるアドレスにレジスタ
４の内容を書き込む。
アドレストレーサのトレース時間の拡大を図る。 【構成】 マイクロプロセッサ１と主記憶装置２との間
はアドレスバス７，データバス８および制御信号９を含
むバスで接続されている。バスにはトレーサ制御回路３
とレジスタ４が接続されている。レジスタ４にはマイク
ロプロセッサ１が読み出した命令のアドレスが順次格納
され、トレーサ制御回路３はマイクロプロセッサ１が予
め設定されたある特定の命令を実行したときにトレーサ
メモリ６に対し書き込み指示を行う。トレーサメモリ６
はこれによりカウンタ５で示されるアドレスにレジスタ
４の内容を書き込む。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサおよ
び主記憶装置よりなる情報記憶装置、さらに詳しくいえ
ば、マイクロプロセッサが実行する命令のアドレスを採
取するトレーサに関する。
び主記憶装置よりなる情報記憶装置、さらに詳しくいえ
ば、マイクロプロセッサが実行する命令のアドレスを採
取するトレーサに関する。
【０００２】
【従来の技術】従来のこの種のトレーサはマイクロプロ
セッサが実行する命令のアドレスを実行順にすべて記録
するように構成されていた。
セッサが実行する命令のアドレスを実行順にすべて記録
するように構成されていた。
【０００３】
【発明が解決しようとする課題】従来のトレーサはこの
ように実行したすべての命令のアドレスを実行順に記録
するようになっているので、トレースができる時間が非
常に短いという問題があった。本発明の目的は上記問題
を解決するもので、少ないトレーサの記録装置の容量で
長い時間に渡り有効な情報を採取することができるトレ
ーサを提供することにある。
ように実行したすべての命令のアドレスを実行順に記録
するようになっているので、トレースができる時間が非
常に短いという問題があった。本発明の目的は上記問題
を解決するもので、少ないトレーサの記録装置の容量で
長い時間に渡り有効な情報を採取することができるトレ
ーサを提供することにある。
【０００４】
【課題を解決するための手段】前記目的を達成するため
に本発明によるトレーサはマイクロプロセッサと、前記
マイクロプロセッサが実行するプログラムを格納する第
１の記憶装置とから構成される情報処理装置において、
前記マイクロプロセッサが実行する命令のアドレスを実
行順に記憶する第２の記憶装置と、前記第２の記憶装置
のアドレスを発生するカウンタと、前記マイクロプロセ
ッサが前記第１の記憶装置から読み出した命令のアドレ
スを一時記憶するレジスタと、前記マイクロプロセッサ
がある特定の命令を実行したときに前記レジスタの内容
を前記第２の記憶装置に書き込む指示を行う制御回路と
から構成してある。
に本発明によるトレーサはマイクロプロセッサと、前記
マイクロプロセッサが実行するプログラムを格納する第
１の記憶装置とから構成される情報処理装置において、
前記マイクロプロセッサが実行する命令のアドレスを実
行順に記憶する第２の記憶装置と、前記第２の記憶装置
のアドレスを発生するカウンタと、前記マイクロプロセ
ッサが前記第１の記憶装置から読み出した命令のアドレ
スを一時記憶するレジスタと、前記マイクロプロセッサ
がある特定の命令を実行したときに前記レジスタの内容
を前記第２の記憶装置に書き込む指示を行う制御回路と
から構成してある。
【０００５】
【実施例】以下、図面を参照して本発明をさらに詳しく
説明する。図１は本発明によるマイクロプロセッサの命
令アドレスのトレーサの実施例を示すブロック図であ
る。マイクロプロセッサ１と主記憶装置２との間はアド
レスバス７，データバス８および制御信号９を含むバス
で接続されている。このバスにはさらにマイクロプロセ
ッサ１が読み出す命令のアドレスを一時記憶するレジス
タ４と、トレーサ制御回路３が接続されている。トレー
サメモリ６にはトレーサ制御回路３，レジスタ４および
カウンタ５が接続され、トレーサメモリ６はトレーサ制
御回路３からの指示により、カウンタ５で示すアドレス
にレジスタ４の内容を書き込むように構成されている。
説明する。図１は本発明によるマイクロプロセッサの命
令アドレスのトレーサの実施例を示すブロック図であ
る。マイクロプロセッサ１と主記憶装置２との間はアド
レスバス７，データバス８および制御信号９を含むバス
で接続されている。このバスにはさらにマイクロプロセ
ッサ１が読み出す命令のアドレスを一時記憶するレジス
タ４と、トレーサ制御回路３が接続されている。トレー
サメモリ６にはトレーサ制御回路３，レジスタ４および
カウンタ５が接続され、トレーサメモリ６はトレーサ制
御回路３からの指示により、カウンタ５で示すアドレス
にレジスタ４の内容を書き込むように構成されている。
【０００６】つぎにトレーサの動作について説明する。
この実施例の情報処理装置はマイクロプロセッサ１が主
記憶装置２からバスを介してプログラムを１命令ずつ読
み出してそれを逐次実行していく。トレーサ制御回路３
とレジスタ４は上記動作には一切影響与えないようにな
っている。マイクロプロセッサ１が主記憶装置２から命
令を読み出すときはアドレスバス７に命令のアドレスが
出力され、同時に命令を読み出すための制御信号９が出
力される。レジスタ４は制御信号９が出力されたときの
アドレスバス７の値を取り込むように動作する。これに
よりレジスタ４にはマイクロプロセッサが実行する命令
のアドレスが順次格納されていくことになる。
この実施例の情報処理装置はマイクロプロセッサ１が主
記憶装置２からバスを介してプログラムを１命令ずつ読
み出してそれを逐次実行していく。トレーサ制御回路３
とレジスタ４は上記動作には一切影響与えないようにな
っている。マイクロプロセッサ１が主記憶装置２から命
令を読み出すときはアドレスバス７に命令のアドレスが
出力され、同時に命令を読み出すための制御信号９が出
力される。レジスタ４は制御信号９が出力されたときの
アドレスバス７の値を取り込むように動作する。これに
よりレジスタ４にはマイクロプロセッサが実行する命令
のアドレスが順次格納されていくことになる。
【０００７】レジスタ４の値はトレーサ制御回路３から
指示があったときだけトレーサメモリ６に格納され、そ
れ以外のときの値は破棄されることになる。トレーサ制
御回路３はマイクロプロセッサ１が予め設定されたある
特定の命令を実行したとき、トレーサメモリ６に対し書
き込み指示を行うように動作する。この特定の命令とは
例えば、装置の動作に影響を与えない入出力命令等で実
現され、プログラム設計時にトレースが必要なポイント
にこの入出力命令を組み込んでおく。マイクロプロセッ
サ１がこの命令を実行すると、トレーサ制御回路３はレ
ジスタ４の値つまりこの命令のアドレスをトレーサメモ
リ６に書き込む指示を与える。トレーサメモリ６のアド
レスはカウンタ５で示され、データを書き込んだ後、ト
レーサ制御回路３からの指示で更新される。その後、再
度この命令が実行された場合にはそのアドレスが記憶さ
れる。このようにして必要最少限の個所のみトレーサす
ることができる。
指示があったときだけトレーサメモリ６に格納され、そ
れ以外のときの値は破棄されることになる。トレーサ制
御回路３はマイクロプロセッサ１が予め設定されたある
特定の命令を実行したとき、トレーサメモリ６に対し書
き込み指示を行うように動作する。この特定の命令とは
例えば、装置の動作に影響を与えない入出力命令等で実
現され、プログラム設計時にトレースが必要なポイント
にこの入出力命令を組み込んでおく。マイクロプロセッ
サ１がこの命令を実行すると、トレーサ制御回路３はレ
ジスタ４の値つまりこの命令のアドレスをトレーサメモ
リ６に書き込む指示を与える。トレーサメモリ６のアド
レスはカウンタ５で示され、データを書き込んだ後、ト
レーサ制御回路３からの指示で更新される。その後、再
度この命令が実行された場合にはそのアドレスが記憶さ
れる。このようにして必要最少限の個所のみトレーサす
ることができる。
【０００８】
【発明の効果】以上，説明したように本発明はマイクロ
プロセッサが予め設定された特定の命令を実行したとき
に、その命令のアドレスをトレースするように構成され
ているので、少ないトレーサの記憶装置の容量で非常に
長時間に渡って有効な情報を採取することができるとい
う効果がある。
プロセッサが予め設定された特定の命令を実行したとき
に、その命令のアドレスをトレースするように構成され
ているので、少ないトレーサの記憶装置の容量で非常に
長時間に渡って有効な情報を採取することができるとい
う効果がある。
【図１】本発明によるトレーサの実施例を示すブロック
図である。
図である。
１…マイクロプロセッサ ２…主記憶装置 ３…トレーサ制御回路 ４…レジスタ ５…カウンタ ６…トレーサメモリ ７…アドレスバス ８…データバス ９…制御信号
Claims (1)
- 【請求項１】 マイクロプロセッサと、前記マイクロプ
ロセッサが実行するプログラムを格納している第１の記
憶装置とから構成される情報処理装置において、 前記マイクロプロセッサが実行する命令のアドレスを実
行順に記憶する第２の記憶装置と、 前記第２の記憶装置のアドレスを発生するカウンタと、 前記マイクロプロセッサが前記第１の記憶装置から読み
出した命令のアドレスを一時記憶するレジスタと、 前記マイクロプロセッサがある特定の命令を実行したと
きに前記レジスタの内容を前記第２の記憶装置に書き込
む指示を行う制御回路と、 から構成したことを特徴とするトレーサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3355199A JPH05197596A (ja) | 1991-12-20 | 1991-12-20 | トレーサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3355199A JPH05197596A (ja) | 1991-12-20 | 1991-12-20 | トレーサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05197596A true JPH05197596A (ja) | 1993-08-06 |
Family
ID=18442523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3355199A Pending JPH05197596A (ja) | 1991-12-20 | 1991-12-20 | トレーサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05197596A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010204934A (ja) * | 2009-03-03 | 2010-09-16 | Heartland Data Co | ソースコードトレーサ |
| JP2011145930A (ja) * | 2010-01-15 | 2011-07-28 | Heartland Data Co | 電子計測器 |
-
1991
- 1991-12-20 JP JP3355199A patent/JPH05197596A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010204934A (ja) * | 2009-03-03 | 2010-09-16 | Heartland Data Co | ソースコードトレーサ |
| JP2011145930A (ja) * | 2010-01-15 | 2011-07-28 | Heartland Data Co | 電子計測器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05197596A (ja) | トレーサ | |
| JPH0895835A (ja) | ファイルスペースの予約方法 | |
| JPH0250495B2 (ja) | ||
| JPS59197946A (ja) | メモリ装置 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH04182748A (ja) | メモリダンプ装置 | |
| JPH0724030B2 (ja) | デバック装置 | |
| JPS6371740A (ja) | メモリデ−タトレ−ス方法 | |
| JPH0221618B2 (ja) | ||
| JPH04332053A (ja) | Ｃｐｕシミュレータ | |
| JPH01163860A (ja) | 入出力制御装置 | |
| JPS63208126A (ja) | リスト処理装置 | |
| JPS63298452A (ja) | トレ−サ回路 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPH04239346A (ja) | 属性付データファイル装置 | |
| JPH04305783A (ja) | マイクロコンピュータ | |
| JPH0454257B2 (ja) | ||
| JPS63201741A (ja) | ダンプ情報編集出力方式 | |
| JPH04243434A (ja) | アドレストレーサ | |
| JPS6376948U (ja) | ||
| JPS63201740A (ja) | サ−ビスプロセツサのデ−タ編集方式 | |
| JPS63170752A (ja) | トレ−ス回路 | |
| JPH05289908A (ja) | プログラムトレーサ | |
| JPS59113583A (ja) | 情報処理装置 | |
| JPH0227229U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120109 |