JPH0250495B2 - - Google Patents
Info
- Publication number
- JPH0250495B2 JPH0250495B2 JP59003050A JP305084A JPH0250495B2 JP H0250495 B2 JPH0250495 B2 JP H0250495B2 JP 59003050 A JP59003050 A JP 59003050A JP 305084 A JP305084 A JP 305084A JP H0250495 B2 JPH0250495 B2 JP H0250495B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- address
- memory
- data
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 13
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/321—Display for diagnostics, e.g. diagnostic result display, self-test user interface
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、プロセツサとこのプロセツサにより
アクセスされるメモリを備えたデータ処理システ
ム動作中であるときにメモリからその内容を読出
すメモリ内容読出し方式に関するものである。
アクセスされるメモリを備えたデータ処理システ
ム動作中であるときにメモリからその内容を読出
すメモリ内容読出し方式に関するものである。
従来技術とその問題点
従来、プロセツサの動作中にモニタ等のためメ
モリから特定アドレスの内容を読出す方式の一つ
として、プロセツサにアダプタ・ケーブルを介し
てデバツガを接続する方式が使用されてきた。し
かしながら、この方式はプロセツサの動作やメモ
リの内容に影響を与えるおそれがあり、更にはシ
ステム全体の動作に悪影響を及ぼすおそれもあつ
た。
モリから特定アドレスの内容を読出す方式の一つ
として、プロセツサにアダプタ・ケーブルを介し
てデバツガを接続する方式が使用されてきた。し
かしながら、この方式はプロセツサの動作やメモ
リの内容に影響を与えるおそれがあり、更にはシ
ステム全体の動作に悪影響を及ぼすおそれもあつ
た。
また他の従来方式としては、動作中のプロセツ
サを一旦ホールド状態にし、読出そうとするデー
タに該当するメモリアドレスを外部から入力し、
そのデータを外部に読出すものがある。しかしこ
の従来方式では、プロセツサをホールド状態にす
るためシステムの動作に影響を与えてしまうと云
う問題がある。
サを一旦ホールド状態にし、読出そうとするデー
タに該当するメモリアドレスを外部から入力し、
そのデータを外部に読出すものがある。しかしこ
の従来方式では、プロセツサをホールド状態にす
るためシステムの動作に影響を与えてしまうと云
う問題がある。
発明の目的
本発明は上述した従来の問題点に鑑みてなされ
たものであり、その目的は、システムの動作に全
く影響を及ぼすことなく特定アドレスの内容を外
部に読出すことができるメモリ内容読出し方式を
提供することにある。
たものであり、その目的は、システムの動作に全
く影響を及ぼすことなく特定アドレスの内容を外
部に読出すことができるメモリ内容読出し方式を
提供することにある。
発明の要点
上記目的を達成する本発明は、プロセツサが読
出し可能なアドレス設定手段及びプロセツサが書
込み可能なデータ表示手段を付加し、プロセツサ
は、動作中のアイドル状態時において、前記アド
レス設定手段から設定アドレスを読出し、前記メ
モリの前記設定アドレスに該当するアドレスから
記憶内容を読出して前記データ表示手段に書込む
ように構成されている。
出し可能なアドレス設定手段及びプロセツサが書
込み可能なデータ表示手段を付加し、プロセツサ
は、動作中のアイドル状態時において、前記アド
レス設定手段から設定アドレスを読出し、前記メ
モリの前記設定アドレスに該当するアドレスから
記憶内容を読出して前記データ表示手段に書込む
ように構成されている。
以下、本発明の更に詳細を実施例により説明す
る。
る。
発明の実施例
第１図は、本発明の一実施例が適用されるシス
テムの構成ブロツク図である。１はプロセツサ、
２はメモリ、３はデータバス、４はアドレスバ
ス、５はアドレス設定スイツチ、６はアドレス設
定レジスタ、７はデータ表示用レジスタ、８はデ
ータ表示灯、９はレジスタ選択制御回路、１０は
メモリ／レジスタＲ／Ｗ信号、１１はレジスタ選
択信号である。
テムの構成ブロツク図である。１はプロセツサ、
２はメモリ、３はデータバス、４はアドレスバ
ス、５はアドレス設定スイツチ、６はアドレス設
定レジスタ、７はデータ表示用レジスタ、８はデ
ータ表示灯、９はレジスタ選択制御回路、１０は
メモリ／レジスタＲ／Ｗ信号、１１はレジスタ選
択信号である。
第１図のプロセツサの動作を第２図のフローチ
ヤートにより説明する。
ヤートにより説明する。
プロセツサ１は動作を開始すると、まずブロツ
ク１５において自己がアイドル状態であるかどう
か、即ちデータ処理の必要がないか否かを判定す
る。アイドル状態でなければ（データ処理の必要
が有れば）、ブロツク１６に進み、ここで必要な
データ処理を実行する。このデータ処理が終了す
ると再びブロツク１５に戻る。ここでアイドル状
態であると判定すると、ブロツク１７に進み、こ
こでアドレス設定レジスタ６の読出しを行う。ア
ドレス設定レジスタ６には、アドレス設定スイツ
チ５によつて読出そうとする内容を記憶したアド
レスが設定されており、これはデータバス８を経
てプロセツサ１に読出される。次にプロセツサ１
はブロツク１８に進み、ここで上記読出したアド
レス位置の内容（データ）をメモリ２からデータ
バス３上に出力させる。次に、プロセツサ１はブ
ロツク１９に進み、ここで、レジスタ選択制御回
路９を介してデータ表示レジスタ７に読込み指令
を発する。この指令を受けたデータ表示用レジス
タ７はデータバス３上のデータを読込む。読込ま
れたデータはデータ表示灯８に表示される。これ
が終ると、プロセツサ１は再度ブロツク１５に戻
りアイドル状態であるかどうかを判定し、判定結
果に応じて上記動作を繰り返す。
ク１５において自己がアイドル状態であるかどう
か、即ちデータ処理の必要がないか否かを判定す
る。アイドル状態でなければ（データ処理の必要
が有れば）、ブロツク１６に進み、ここで必要な
データ処理を実行する。このデータ処理が終了す
ると再びブロツク１５に戻る。ここでアイドル状
態であると判定すると、ブロツク１７に進み、こ
こでアドレス設定レジスタ６の読出しを行う。ア
ドレス設定レジスタ６には、アドレス設定スイツ
チ５によつて読出そうとする内容を記憶したアド
レスが設定されており、これはデータバス８を経
てプロセツサ１に読出される。次にプロセツサ１
はブロツク１８に進み、ここで上記読出したアド
レス位置の内容（データ）をメモリ２からデータ
バス３上に出力させる。次に、プロセツサ１はブ
ロツク１９に進み、ここで、レジスタ選択制御回
路９を介してデータ表示レジスタ７に読込み指令
を発する。この指令を受けたデータ表示用レジス
タ７はデータバス３上のデータを読込む。読込ま
れたデータはデータ表示灯８に表示される。これ
が終ると、プロセツサ１は再度ブロツク１５に戻
りアイドル状態であるかどうかを判定し、判定結
果に応じて上記動作を繰り返す。
第３図は、第１図のプロセツサの他の動作の例
を示すフローチヤートであり、本図中第２図と同
一の符号を付したブロツクは第２図に関して既に
説明したブロツクと同一のブロツクである。
を示すフローチヤートであり、本図中第２図と同
一の符号を付したブロツクは第２図に関して既に
説明したブロツクと同一のブロツクである。
この動作においては、アドレス設定スイツチ５
を介してアドレス設定レジスタ６に上述したメモ
リ内容の読出しモード以外の他のモード（例えば
プログラム・トレースモード等）を指定出来るよ
うになつている。プロセツサ１は、ブロツク１７
においてアドレス設定レジスタ６から読出した内
容をブロツク２０において判定し、これがメモリ
２のいずれかのアドレスに該当すればメモリ読出
しモードが指定されていると判断し、上述したブ
ロツク１８，１９に進む。一方、アドレス設定レ
ジスタ６から読出した内容がメモリ２のいずれの
アドレスにも該当しないモードの実行指令（例え
ばプログラム・トレースモードの実行指令）であ
れば、ブロツク２１に移行し、ここで指定のモー
ドを実行する。
を介してアドレス設定レジスタ６に上述したメモ
リ内容の読出しモード以外の他のモード（例えば
プログラム・トレースモード等）を指定出来るよ
うになつている。プロセツサ１は、ブロツク１７
においてアドレス設定レジスタ６から読出した内
容をブロツク２０において判定し、これがメモリ
２のいずれかのアドレスに該当すればメモリ読出
しモードが指定されていると判断し、上述したブ
ロツク１８，１９に進む。一方、アドレス設定レ
ジスタ６から読出した内容がメモリ２のいずれの
アドレスにも該当しないモードの実行指令（例え
ばプログラム・トレースモードの実行指令）であ
れば、ブロツク２１に移行し、ここで指定のモー
ドを実行する。
発明の効果
以上説明したように、本発明は、プロセツサが
自己のアイドル状態時において、アドレス設定手
段から設定アドレスを読出し、この設定アドレス
に該当するメモリアドレスからその記憶内容を読
出してデータ表示手段に書込むように構成されて
いるので、従来例と異なりシステムの動作に全く
影響を及ぼすことなく特定アドレスの内容を外部
に読出すことができるという利点がある。
自己のアイドル状態時において、アドレス設定手
段から設定アドレスを読出し、この設定アドレス
に該当するメモリアドレスからその記憶内容を読
出してデータ表示手段に書込むように構成されて
いるので、従来例と異なりシステムの動作に全く
影響を及ぼすことなく特定アドレスの内容を外部
に読出すことができるという利点がある。
第１図は本発明の一実施例が適用されるシステ
ムの構成ブロツク図、第２図は第１図のシステム
の動作の一例を説明するためのフローチヤート、
第３図は第１図のシステムの他の動作の一例を説
明するためのフローチヤートである。 １…プロセツサ、２…メモリ、３…データバ
ス、４…アドレスバス、５…アドレス設定スイツ
チ、６…アドレス設定レジスタ、７…データ表示
用レジスタ、８…データ表示灯、９…レジスタ選
択制御回路、１０…メモリ／レジスタＲ／Ｗ信
号、１１…レジスタ選択信号。
ムの構成ブロツク図、第２図は第１図のシステム
の動作の一例を説明するためのフローチヤート、
第３図は第１図のシステムの他の動作の一例を説
明するためのフローチヤートである。 １…プロセツサ、２…メモリ、３…データバ
ス、４…アドレスバス、５…アドレス設定スイツ
チ、６…アドレス設定レジスタ、７…データ表示
用レジスタ、８…データ表示灯、９…レジスタ選
択制御回路、１０…メモリ／レジスタＲ／Ｗ信
号、１１…レジスタ選択信号。
Claims (1)
- 【特許請求の範囲】 １ プロセツサ及び該プロセツサによりアクセス
されるメモリを備えたデータ処理システムが動作
中であるときに前記メモリからその内容を読出す
メモリ内容読出し方式において、 前記プロセツサが読出し可能なアドレス設定手
段及び前記プロセツサが書込み可能なデータ表示
手段を付加し、 前記プロセツサは、動作中のアイドル状態時に
おいて、前記アドレス設定手段から設定アドレス
を読出し、前記メモリの前記設定アドレスに該当
するアドレスから記憶内容を読出して前記データ
表示手段に書込むことを特徴とする動作中のメモ
リ内容読出し方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59003050A JPS60147858A (ja) | 1984-01-11 | 1984-01-11 | 動作中のメモリ内容読出し方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59003050A JPS60147858A (ja) | 1984-01-11 | 1984-01-11 | 動作中のメモリ内容読出し方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60147858A JPS60147858A (ja) | 1985-08-03 |
| JPH0250495B2 true JPH0250495B2 (ja) | 1990-11-02 |
Family
ID=11546488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59003050A Granted JPS60147858A (ja) | 1984-01-11 | 1984-01-11 | 動作中のメモリ内容読出し方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60147858A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731690B2 (ja) * | 1985-12-18 | 1995-04-10 | 株式会社明電舍 | デ−タ収集装置 |
| JPH0731689B2 (ja) * | 1985-12-18 | 1995-04-10 | 株式会社明電舍 | デ−タ収集装置 |
| JPH02261979A (ja) * | 1989-03-31 | 1990-10-24 | Nisshinbo Ind Inc | 構造物の止水材 |
-
1984
- 1984-01-11 JP JP59003050A patent/JPS60147858A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60147858A (ja) | 1985-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755997A (en) | Computer program debugging system | |
| JPH0250495B2 (ja) | ||
| JP3432734B2 (ja) | Ｄｍａ制御装置及びｄｍａ制御方法 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| KR0184454B1 (ko) | 에뮬레이터와 호스트간의 실시간 인터페이싱 방법 | |
| JPS5474644A (en) | Control system of microprogram | |
| JPH06202715A (ja) | 状態変化検知記録回路 | |
| JPH05197596A (ja) | トレーサ | |
| JP2876909B2 (ja) | 割込みエミュレータ | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JP2665173B2 (ja) | プロセッサトラップ回路 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS645342B2 (ja) | ||
| JPH0154729B2 (ja) | ||
| JPH0272443A (ja) | データ処理装置 | |
| JPS61190636A (ja) | トレ−ス機能を有する情報処理装置 | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPS6037062A (ja) | メモリ読出し方法 | |
| JPH05216666A (ja) | スタック制御方法、及びエミュレータ | |
| JPH0441380B2 (ja) | ||
| JPH05289908A (ja) | プログラムトレーサ | |
| JPS645343B2 (ja) | ||
| JPH01211054A (ja) | メモリ制御回路 | |
| JPS63829B2 (ja) | ||
| JPH01102664A (ja) | 初期プログラムロード方式 |