JPS645342B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ処理装置における記憶装置のメ
モリアクセス方式に関し、特にメモリアクセスパ
スを動的に切替えるように構成したメモリアクセ
ス方式の改良に関する。

（従来技術） 従来、複数個のデータ処理装置により共有され
た記憶装置は、第１図に示すように複数個のデー
タ処理装置と共にバスに接続されていた。すなわ
ち、第１図において第１〜第３のデータ処理装置
１，４，５からそれぞれのデータ処理装置へのア
クセスパス６，８，９と、バス３と、記憶装置２
へのアクセスパス７とを経由して記憶装置２がア
クセスされていた。しかし、第１のデータ処理装
置１が記憶装置２に格納されていた命令を実行
し、他の第２および第３のデータ処理装置４，５
を制御する場合には、記憶装置２に対するアクセ
ス回数のうち、第１のデータ処理装置１によるア
クセス回数が大半を占めるようになり、バス３を
介して行うアクセスに要する時間が長くなつてし
まうという欠点があつた。

一方、第１図のメモリアクセス方式を改良した
第２図の方式では、データ処理装置１から記憶装
置２へのアクセスはバス３を介せずに直接パス１
０から行い、他の第２および第３のデータ処理装
置４，５からはバス３を介して行うことができ
る。このようにアクセスバス８，９，１１と直接
パス１０とを使用して記憶装置２をアクセスする
ことによりデータ処理装置１から記憶装置２への
アクセスを高速にすることができる、しかし、第
２図のシステム構成においてシステムの機能試験
を行うときにはデータ処理装置１が記憶装置２に
格納してある試験プログラムを実行し、小さい範
囲から徐々に大きい範囲までを試験する方法が最
善である。すなわち、データ処理装置１および記
憶装置２の試験からバス３の試験を行い、続いて
第２および第３のデータ処理装置４，５の順で試
験を行う方法が最善の方法である。しかし、アク
セスパス１１から記憶装置２へのアクセスを行う
という第１のデータ処理装置１の試験が第２およ
び第３のデータ処理装置４，５を使用しなければ
ならないという欠点を有していた。

（発明の目的） 本発明の目的は、第１の種類のデータ処理装置
からのアクセスパスと、バスと、第１の種類のデ
ータ処理装置へのアクセスパスとを使用して記憶
装置をアクセスする手段を有し、第２の種類のデ
ータ処理装置を使用しなくても第２の種類のデー
タ処理装置から記憶装置へ通ずるアクセスパスを
単独に試験できるようにして上記欠点を除去し、
試験法を簡略したメモリアクセス方式を提供する
ことにある。

（発明の構成） 本発明によるメモリアクセス方式は第１および
第２の種類のデータ処理装置と、バスと、記憶装
置とを具備して実現したものである。

第１の種類のデータ処理装置は直接アクセスを
行うための第１のパスと、間接アクセスを行うた
めの第２のパスとを備えていて、第２の種類のデ
ータ処理装置に対してコマンドを送出してこれを
制御するためのものである。

第２の種類のデータ処理装置は１台以上から成
立ち、それぞれバスに接続してあつて、第１の種
類のデータ処理装置により制御されている。

バスは第１および第２の種類のデータ処理装置
を共通接続するためのものである。

記憶装置はプログラムやデータなどを格納し、
第１の種類のデータ処理装置からバスを介さずに
第１のパスによりアクセスされ、第２の種類のデ
ータ処理装置からバスを介して第１および第２の
パスによりアクセスされるものである。

本発明によるメモリアクセス方式は第１の種類
のデータ処理装置に、第１の種類のデータ処理装
置が実行する命令によりテストモードを設定可能
なフリツプフロツプを備えたパス切替手段を設
け、前記パス切替手段を動作させることにより、
前記記憶装置をアクセスする第１のパスと第２の
パスは物理的な経路の相違だけでメモリアクセス
動作としては同一の機能を実行することとなる前
記第１の種類のデータ処理装置において実行され
る命令により前記フリツプフロツプにテストモー
ドを設定し、テストモード設定時は前記第１の種
類のデータ処理装置が命令の取出し、データの読
出し、ならびに書込みなどを行うに際して、前記
バスを介さず前記第１のパスから前記第２のパス
を含むパスへの切替え、あるいは前記テストモー
ドを解除することにより第２のパスより第１のパ
スへ戻すように構成したものである。

（作用） このような構成により本試験ではパスを切替え
る前と後では実行できるプログラムは同一でよい
ことから、パスを切替える前の試験プログラムを
そのままパスを切替えてアクセスパスを試験でき
るので、新しい試験プログラムを作らなくてもよ
いと云う効果がある。

（実施例） 次に本発明について図面を参照して詳細に説明
する。

第３図において、記憶装置２に接続された第１
の種類データ処理装置１はデータ制御機能と演算
機能とを実行するためのプロセサ部２０と、プロ
セサ部２０からの行先情報を受付け、コマンドの
行先が記憶装置２であるか、あるいはバス３を介
して他の装置に送出されるものであるかを判断す
るためのコマンド解読部２１と、バス３を介して
他の装置をアクセスするための能動ポート２４
と、他の装置からバス３を介してアクセスされる
受動ポート２５と、記憶装置２をアクセスするた
めのメモリポート２３と、プロセサ部２０からと
受動ポート２５からとの記憶装置２へのアクセス
に対して優先度を与え、メモリポート２３をアク
セスするための優先度回路部２２とから構成され
ている。

上記の構成の第１の種類のデータ処理装置１で
は、記憶装置２に対する命令のフエツチ、データ
の読出しや書込みなどの場合に、プロセサ部２０
より受けとる先行情報が記憶装置２のものである
ことを判別し、コマンド解読部２１と、優先度回
路部２２と、メモリポート２３とを介して記憶装
置２をアクセスする。また、記憶装置２以外への
アクセス、例えば第２の種類のデータ処理装置４
に対する制御コマンドのアクセスは、コマンド解
読部２１で行先情報が記憶装置２のものではない
ことを判別し、プロセサ部２０より第２の種類の
データ処理装置４に個有の行先表示情報を受付
け、コマンドと行先表示とを能動ポート２４を介
してバス３へ送出し、これによつてアクセスす
る。これにより行先表示にしたがつてバス３から
第２の種類のデータ処理装置４へ上記コマンドを
わたす。また、第２の種類のデータ処理装置４か
ら記憶装置２へのメモリ読出しアクセスが送出さ
れた場合には、バス３を介してメモリデータの返
送表示情報とコマンドとを第２の種類のデータ処
理装置４の受動ポート２５へわたす。上記コマン
ドにより優先度回路部２２と、メモリポート２３
とを介して記憶装置２がアクセスされ、読出され
たデータはメモリポート２３と、優先度回路部２
２と、受動ポート２５とを介して上記返送表示情
報と共にバス３へわたされる。そこで、バス３は
返送表示情報にしたがつてデータをデータ処理装
置４へわたす。

上記の動作に対して、第１の種類のデータ処理
装置１を含むシステムの機能試験は、第１の種類
のデータ処理装置１により記憶装置２に格納して
ある機能試験プログラムを実行し、小さい範囲か
ら大きい範囲に至るまでを試験する方法が最善で
ある。すなわち、第１の種類のデータ処理装置１
および記憶装置２の試験から始まり、次にバス
３、バス３に接続された第２の種類のデータ処理
装置４の順で試験を行う方法が最善の方法であ
る。

しかし、第１の種類のデータ処理装置１の機能
試験のうち、受動ポート２５の試験と優先度回路
部２２の試験とは第２の種類のデータ処理装置４
およびバス３を動作させないと試験できない。こ
のため、第１の種類のデータ処理装置１の受動ポ
ート２５と優先度回路部２２とを除く部分の試験
を終了した後、未試験のバス３と第２の種類のデ
ータ処理装置４とを使用し、受動ポート２５と優
先度回路部２２とを試験するという大きな範囲の
試験を一度に実施しなければならなくなる。

第４図は、第３図に示したコマンド解読部２１
の詳細なブロツク図である。第４図において、５
０はコマンドのルートであり、プロセサ部２０よ
り能動ポート２４と優先度回路部２２とに対して
コマンドをわたすためのものである。５１は行先
情報のルートであり、プロセツサ部２０より能動
ポート２４と先行デコーダ４１とに対して行先情
報をわたすためのものである。行先情報が記憶装
置２へのアクセス情報である場合に限つて、行先
デコーダ４１はその出力端子４５上の信号を論理
値１にするためのデコーダである。本発明によら
ない場合には、コマンド解読部２１の内部にテス
トモードフリツプフロツプ４２と、テストモード
出力信号線４４とが存在せず、AND／NAND回
路４３に対する入力は行先デコーダ４１の出力端
子４５上の信号のみが存在することになる。一
方、行先情報が記憶装置２へのアクセス情報であ
る場合には、優先度回路部２２へのアクセス信号
はアクセス信号線４７上で論理値１となり、能動
ポート２４へのアクセス信号はアクセス信号線４
６上で論理値０となつて優先度回路部２２へのア
クセスが行われる。逆に、行先情報が記憶装置２
へのアクセスではない場合には、行先デコーダ４
１の出力端子４４上の信号は論理値０となり、優
先度回路部２２へのアクセス信号がアクセス信号
線４７上で論理値０となる。そこで、能動ポート
２４へのアクセス信号がアクセス信号線４６上で
論理値１となり、能動ポート２４へのアクセスが
行われる。これによつてルート５０とルート５１
とを介してそれぞれ受付けられたコマンドと行先
情報とにより能動ポート２４はバス３を介してバ
ス３に接続された装置をアクセスする。

次に、本発明によるコマンド解読部２１の動作
は次のように説明される。第４図においては、デ
ータ処理装置により実行される命令によりセツト
したり、あるいはリセツトしたりすることが可能
であるテストモードフリツプフロツプ４２を追加
し、AND／NAND回路４３の入力を行先デコー
ダ出力端子４５とテストモード出力端子４４とに
与える、これにより、テストモードフリツプフロ
ツプ４２がリセツトされていれば、テストモード
出力端子４４上の信号は論理値１となる。これは
テストモードフリツプフロツプ４２が存在しない
場合の動作と同様であり、テストモードフリツプ
フロツプ４２がセツトされていればテストモード
出力端子４４上の信号は論理値０となる。このと
き、AND／NAND回路４３の出力は行先デコー
ダ４１の出力端子４５の出力の論理値には無関係
であり、優先度回路部２２へのアクセス信号線４
７上の信号は論理値０となつて、能動ポート２４
へのアクセス信号４６が論理値１に固定される。
そこで、行先情報が記憶装置２へのアクセスであ
つても、能動ポート２４へアクセスが行われ、そ
の結果として記憶装置２へのアクセスがバス３を
介して受動ポート２５から行われることになる。

上記のように、データ処理によつて実行される
命令によりテストモードフリツプフロツプ４２を
セツトしたりリセツトしたりする手段を設け、こ
れによりテストモードフリツプフロツプ４２をセ
ツトすることにより、第１の種類のデータ処理装
置１から記憶装置２に対するメモリアクセス動作
は能動ポート２４と、バス３と、受動ポート２５
とを介して実行されるようになる。したがつて、
本発明によれば上記の第１の種類のデータ処理装
置１の機能試験のうち、受動ポート２５と優先度
回路部２２との試験は未試験の第２の種類のデー
タ処理装置４を使用しなくても試験済の第１の種
類のデータ処理装置１により行うことができる、
このようにして試験された受動ポート２５と、優
先度回路部２２と、記憶装置２とを使用し、第２
の種類のデータ処理装置４の試験を行うことがで
きるので、これにより未試験の範囲を小さくする
ことができるわけである。

（発明の効果） 以上説明したように、本発明は第１の種類のデ
ータ処理装置からのアクセスパスと、バスと、第
１の種類のデータ処理装置へのアクセスパスとを
使用して記憶装置をアクセスする手段を有し、第
２の種類のデータ処理装置を使用しなくても、第
２の種類のデータ処理装置から記憶装置へ通ずる
アクセスパスを単独に試験できるように構成する
ことによりメモリアクセスをきわめて容易に行う
ことができ、これにより運用性が向上するという
効果がある。

【図面の簡単な説明】

第１図は、従来の方式によるデータ処理システ
ムの一例のブロツク図を示す。第２図は、第１図
の方式を改良したデータ処理システムの一例のブ
ロツク図を示す。第３図は、本発明によるメモリ
アクセス方式を実現するデータ処理システムの一
実施例のブロツク図を示す。第４図は、第３図の
コマンド解読部の一実施例の詳細ブロツク図を示
す。 １，４，５……データ処理装置、２……記憶装
置、２０……プロセサ部、２１……コマンド解読
部、２２……優先度回路部、２３……メモリポー
ト、２４……能動ポート、２５……受動ポート、
４１……行先デコーダ、４２……テストモードフ
リツプフロツプ、４３……AND／NAND回路、
３……バス、６〜１１，３０〜３４，４４〜４
７，５０，５１……信号線。

Claims (1)

【特許請求の範囲】
1. １ 直接アクセスを行うための第１のパスと間接
   アクセスを行うための第２のパスとを備えコマン
   ドを送出して他を制御するための１台の第１の種
   類のデータ処理装置と、前記第１の種類のデータ
   処理装置により制御される１台以上の第２の種類
   のデータ処理装置と、前記第１および第２の種類
   のデータ処理装置を共通に接続するためのバス
   と、プログラムやデータなどを格納し、前記第１
   の種類のデータ処理装置からは前記バスを介さず
   に前記第１のパスによりアクセスされ、前記第２
   の種類のデータ処理装置からは前記バスを介して
   前記第１および第２のパスによりアクセスされる
   ことにより前記プログラムや前記データなどを読
   出し／書込むための記憶装置とから構成されるデ
   ータ処理システムにおいて、前記第１の種類のデ
   ータ処理装置に、第１の種類のデータ処理装置が
   実行する命令によりテストモードを設定可能なフ
   リツプフロツプを備えたパス切替手段を設け、前
   記パス切替手段を動作させることにより、前記記
   憶装置をアクセスする第１のパスと第２のパスは
   物理的な経路の相違だけでメモリアクセス動作と
   しては同一の機能を実行することとなる前記第１
   の種類のデータ処理装置において実行される命令
   により前記フリツプフロツプにテストモードを設
   定し、テストモード設定時は前記第１の種類のデ
   ータ処理装置が命令の取出し、データの読出し、
   ならびに書込みなどを行うに際して、前記バスを
   介さず前記第１のパスから前記第２のパスを含む
   パスへの切替え、あるいは前記テストモードを解
   除することにより第２のパスより第１のパスへ戻
   すように構成したことを特徴とするメモリアクセ
   ス方式。