JPH0351009B2 - - Google Patents
Info
- Publication number
- JPH0351009B2 JPH0351009B2 JP59167468A JP16746884A JPH0351009B2 JP H0351009 B2 JPH0351009 B2 JP H0351009B2 JP 59167468 A JP59167468 A JP 59167468A JP 16746884 A JP16746884 A JP 16746884A JP H0351009 B2 JPH0351009 B2 JP H0351009B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- signal
- access
- address
- memory area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011156 evaluation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明はシングルチツプマイクロコンピユータ
用エミユレータに関する。
用エミユレータに関する。
（従来技術）
シングルチツプマイクロコンピユータ用エミユ
レータがプログラム実行のトレースやブレークな
どの機能を実現するために、エミユレータ内のエ
バチツプはエミユレーシヨンモードを持ち、エミ
ユレートするマイクロコンピユータのチツプ内メ
モリ領域とチツプ外メモリ領域とを備えたメモリ
にアクセスし、アクセス信号、アドレス信号、デ
ータ信号を出力する。
レータがプログラム実行のトレースやブレークな
どの機能を実現するために、エミユレータ内のエ
バチツプはエミユレーシヨンモードを持ち、エミ
ユレートするマイクロコンピユータのチツプ内メ
モリ領域とチツプ外メモリ領域とを備えたメモリ
にアクセスし、アクセス信号、アドレス信号、デ
ータ信号を出力する。
さらに、最近ではチツプ内メモリアクセス時の
高速化を図るため、チツプ内メモリアクセス時に
は速度が異なる等、特殊なアクセス信号をチツプ
外に出力するシングルチツプマイクロコンピユー
タがあり、このようなシングルチツプマイクロコ
ンピユータ用のエミユレータでは、エバチツプの
エミユレーシヨンモードにおいて出力されるアク
セス信号をチツプ内メモリ領域にアクセスする時
だけに限つて外部で加工しなければならない。
高速化を図るため、チツプ内メモリアクセス時に
は速度が異なる等、特殊なアクセス信号をチツプ
外に出力するシングルチツプマイクロコンピユー
タがあり、このようなシングルチツプマイクロコ
ンピユータ用のエミユレータでは、エバチツプの
エミユレーシヨンモードにおいて出力されるアク
セス信号をチツプ内メモリ領域にアクセスする時
だけに限つて外部で加工しなければならない。
ところが従来のエミユレータはチツプ内メモリ
領域にアクセスする時においても、チツプ外メモ
リ領域にアクセスする時においてもマイクロコン
ピユータのアクセス信号を加工することなくその
まま使用していた。従つて従来のエミユレータで
は、チツプ内メモリアクセス時に特殊なアクセス
信号を出力する上記のようなマイクロコンピユー
タのエミユレーシヨンを行なうことができないと
いう欠点を有していた。
領域にアクセスする時においても、チツプ外メモ
リ領域にアクセスする時においてもマイクロコン
ピユータのアクセス信号を加工することなくその
まま使用していた。従つて従来のエミユレータで
は、チツプ内メモリアクセス時に特殊なアクセス
信号を出力する上記のようなマイクロコンピユー
タのエミユレーシヨンを行なうことができないと
いう欠点を有していた。
（発明の目的）
本発明の目的は、チツプ内メモリアクセス時だ
けに限つてアクセス信号に加工を要するシングル
チツプマイクロコンピユータのエミユレーシヨン
を行なうことができるエミユレータを提供するこ
とである。
けに限つてアクセス信号に加工を要するシングル
チツプマイクロコンピユータのエミユレーシヨン
を行なうことができるエミユレータを提供するこ
とである。
（発明の構成）
本発明のシングルチツプマイクロコンピユータ
用エミユレータは、チツプ内メモリアクセス時に
出力するアクセス信号に加工を要するシングルチ
ツプマイクロコンピユータ用エミユレータにおい
て、 エバチツプから出力されるアドレス信号を入力
し、チツプ内メモリ領域アクセスかチツプ外メモ
リ領域アクセスかを判断するアドレスデコーダ
と、前記アクセス信号を加工する手段と、前記ア
ドレスデコーダからの出力信号によつて制御さ
れ、チツプ内メモリ領域アクセス時には前記加工
手段によつて加工されたアクセス信号を出力し、
チツプ外メモリ領域アクセス時には前記エバチツ
プが出力したアクセス信号をそのまま出力するデ
ータセレクタとを備えたことを特徴とする。
用エミユレータは、チツプ内メモリアクセス時に
出力するアクセス信号に加工を要するシングルチ
ツプマイクロコンピユータ用エミユレータにおい
て、 エバチツプから出力されるアドレス信号を入力
し、チツプ内メモリ領域アクセスかチツプ外メモ
リ領域アクセスかを判断するアドレスデコーダ
と、前記アクセス信号を加工する手段と、前記ア
ドレスデコーダからの出力信号によつて制御さ
れ、チツプ内メモリ領域アクセス時には前記加工
手段によつて加工されたアクセス信号を出力し、
チツプ外メモリ領域アクセス時には前記エバチツ
プが出力したアクセス信号をそのまま出力するデ
ータセレクタとを備えたことを特徴とする。
（実施例）
以下、図面を参照しながら本発明の実施例を説
明する。
明する。
第１図は本発明の一実施例に係るシングルチツ
プマイクロコンピユータ用エミユレータの回路図
である。
プマイクロコンピユータ用エミユレータの回路図
である。
タイミング発生回路１はシステムクロツクS1お
よびアクセス許可信号S2を出力する。エバチツプ
２はシステムクロツクS1を入力して駆動され、ア
ドレスバス３にアドレスデータを出力した後、読
出しアクセス信号S3または書込みアクセス信号S4
を出力してデータバスを通してメモリ５へのデー
タの書込みまたはメモリ５からのデータの読出し
を行なう。メモリ５はエミユレートするマイクロ
コンピユータの内部メモリに相当するチツプ内メ
モリ領域と外部メモリに相当するチツプ外メモリ
領域とから構成される。アドレスラツチ回路６は
アドレスバス３に出力されたアドレスをエバチツ
プ２からのアドレスラツチ信号S5によりラツチす
る。アドレスデコーダ８はアドレスラツチ回路６
にラツチされているアドレスをデコードし、メモ
リ５のチツプ内メモリ領域のアドレス範囲であれ
ばハイレベルの、チツプ外メモリ領域のアドレス
範囲であればローレベルの制御信号S6を出力す
る。アンド回路９は読出しアクセス信号S3とアク
セス許可信号S2の論理積をとり、アクセスサンプ
ル信号S7を出力する。アンド回路１０は書込みア
クセス信号S4とアクセス許可信号S2の論理積をと
りアクセスサンプル信号S8を出力する。データセ
レクタ１１は制御装置S6がハイレベルであればア
クセスサンプル信号S7を読出しアクセス信号S9、
アクセスサンプル信号S8を書込みアクセス信号
S10としてメモリ５に出力し、制御信号S6がロー
レベルであれば読出しアクセス信号S3を読出しア
クセス信号S9、書込みアクセス信号S4を書込みア
クセス信号S10としてメモリ５に出力する。
よびアクセス許可信号S2を出力する。エバチツプ
２はシステムクロツクS1を入力して駆動され、ア
ドレスバス３にアドレスデータを出力した後、読
出しアクセス信号S3または書込みアクセス信号S4
を出力してデータバスを通してメモリ５へのデー
タの書込みまたはメモリ５からのデータの読出し
を行なう。メモリ５はエミユレートするマイクロ
コンピユータの内部メモリに相当するチツプ内メ
モリ領域と外部メモリに相当するチツプ外メモリ
領域とから構成される。アドレスラツチ回路６は
アドレスバス３に出力されたアドレスをエバチツ
プ２からのアドレスラツチ信号S5によりラツチす
る。アドレスデコーダ８はアドレスラツチ回路６
にラツチされているアドレスをデコードし、メモ
リ５のチツプ内メモリ領域のアドレス範囲であれ
ばハイレベルの、チツプ外メモリ領域のアドレス
範囲であればローレベルの制御信号S6を出力す
る。アンド回路９は読出しアクセス信号S3とアク
セス許可信号S2の論理積をとり、アクセスサンプ
ル信号S7を出力する。アンド回路１０は書込みア
クセス信号S4とアクセス許可信号S2の論理積をと
りアクセスサンプル信号S8を出力する。データセ
レクタ１１は制御装置S6がハイレベルであればア
クセスサンプル信号S7を読出しアクセス信号S9、
アクセスサンプル信号S8を書込みアクセス信号
S10としてメモリ５に出力し、制御信号S6がロー
レベルであれば読出しアクセス信号S3を読出しア
クセス信号S9、書込みアクセス信号S4を書込みア
クセス信号S10としてメモリ５に出力する。
次に、本実施例の動作を第２図のタイムチヤー
トを参照しながら説明する。
トを参照しながら説明する。
時刻t1にエバチツプ２からアドレスが出力さ
れ、アドレスラツチ信号S5によりアドレスラツチ
回路６にラツチされたものとする。このアドレス
はアドレスデコーダ８でデコードされ、チツプ外
メモリ領域のアドレス範囲であつたとすると、ア
ドレスデコーダ８からローレベルの制御信号S6が
出力される。そして、時刻t2に読出しアクセス信
号S3または書込みアクセス信号S4が出力されたも
のとする。制御信号S6はローレベルであるので、
データセレクタ１１はデータ読出し時であれば読
出しアクセス信号S3を読出しアクセス信号S9とし
て、データ書込み時であれば書込みアクセス信号
S4を書込みアクセス信号S10としてメモリ５に出
力して、チツプ外メモリ領域のデータの読出しあ
るいはチツプ外メモリ領域へのデータの書込みが
行なわれる。
れ、アドレスラツチ信号S5によりアドレスラツチ
回路６にラツチされたものとする。このアドレス
はアドレスデコーダ８でデコードされ、チツプ外
メモリ領域のアドレス範囲であつたとすると、ア
ドレスデコーダ８からローレベルの制御信号S6が
出力される。そして、時刻t2に読出しアクセス信
号S3または書込みアクセス信号S4が出力されたも
のとする。制御信号S6はローレベルであるので、
データセレクタ１１はデータ読出し時であれば読
出しアクセス信号S3を読出しアクセス信号S9とし
て、データ書込み時であれば書込みアクセス信号
S4を書込みアクセス信号S10としてメモリ５に出
力して、チツプ外メモリ領域のデータの読出しあ
るいはチツプ外メモリ領域へのデータの書込みが
行なわれる。
時刻t3に再びエバチツプ２からアドレスが出力
され、アドレスラツチ信号S5によりアドレスラツ
チ回路６にラツチされたものとする。このアドレ
スはアドレスデコーダ８でデコードされ、今度は
チツプ内メモリ領域のアドレス範囲であつたとす
ると、アドレスデコーダ８からハイレベルの制御
信号S6が出力される。そして、時刻t4に読出しア
クセス信号S3または書込みアクセス信号S4が出力
されたものとする。今度は制御信号S6がハイレベ
ルであるので、データセレクタ１１はデータ読出
し時であればアクセスサンプル信号S7を読出しア
クセス信号S9として、データ書込み時であればア
クセスサンプル信号S8を書込みアクセス信号S10
としてメモリ５に出力して、チツプ内メモリ領域
のデータの読出しあるいはチツプ内メモリ領域へ
のデータの書込みが行なわれる。
され、アドレスラツチ信号S5によりアドレスラツ
チ回路６にラツチされたものとする。このアドレ
スはアドレスデコーダ８でデコードされ、今度は
チツプ内メモリ領域のアドレス範囲であつたとす
ると、アドレスデコーダ８からハイレベルの制御
信号S6が出力される。そして、時刻t4に読出しア
クセス信号S3または書込みアクセス信号S4が出力
されたものとする。今度は制御信号S6がハイレベ
ルであるので、データセレクタ１１はデータ読出
し時であればアクセスサンプル信号S7を読出しア
クセス信号S9として、データ書込み時であればア
クセスサンプル信号S8を書込みアクセス信号S10
としてメモリ５に出力して、チツプ内メモリ領域
のデータの読出しあるいはチツプ内メモリ領域へ
のデータの書込みが行なわれる。
このようにして、チツプ内メモリ領域にアクセ
スする時にはチツプ外メモリ領域にアクセスする
時とは異なつた加工されたアクセス信号S9，S10
が得られる。
スする時にはチツプ外メモリ領域にアクセスする
時とは異なつた加工されたアクセス信号S9，S10
が得られる。
なお、本実施例ではアンド回路９，１０を用い
てアクセス信号S3，S4とアクセス許可信号S2との
論理積をとつたが、その他の加工を施しても何ら
問題はない。
てアクセス信号S3，S4とアクセス許可信号S2との
論理積をとつたが、その他の加工を施しても何ら
問題はない。
（発明の効果）
以上説明したように本発明によれば、エミユレ
ーシヨンモードにおいてチツプ内メモリアクセス
時に限りアクセス信号に加工を要するようなシン
グルチツプマイクロコンピユータに対しても、エ
ミユレーシヨンが可能となる。
ーシヨンモードにおいてチツプ内メモリアクセス
時に限りアクセス信号に加工を要するようなシン
グルチツプマイクロコンピユータに対しても、エ
ミユレーシヨンが可能となる。
第１図は本発明の一実施例に係るシングルチツ
プマイクロコンピユータ用エミユレータの回路
図、第２図は第１図の各部における信号のタイミ
ングチヤートである。 １……タイミング発生回路、２……エバチツ
プ、３……アドレスバス、４……データバス、５
……メモリ、６……アドレスラツチ回路、８……
アドレスデコーダ、９，１０……アンド回路、１
１……データセレクタ、S1……システムクロツ
ク、S2……アクセス許可信号、S3，S4……アクセ
ス信号、S5……アドレスラツチ信号、S6……制御
信号、S7，S8……アクセスサンプル信号、S9，
S10……メモリ用アクセス信号。
プマイクロコンピユータ用エミユレータの回路
図、第２図は第１図の各部における信号のタイミ
ングチヤートである。 １……タイミング発生回路、２……エバチツ
プ、３……アドレスバス、４……データバス、５
……メモリ、６……アドレスラツチ回路、８……
アドレスデコーダ、９，１０……アンド回路、１
１……データセレクタ、S1……システムクロツ
ク、S2……アクセス許可信号、S3，S4……アクセ
ス信号、S5……アドレスラツチ信号、S6……制御
信号、S7，S8……アクセスサンプル信号、S9，
S10……メモリ用アクセス信号。
Claims (1)
- 【特許請求の範囲】 １ チツプ内メモリアクセス時に出力するアクセ
ス信号に加工を要するシングルチツプマイクロコ
ンピユータ用エミユレータにおいて、 エバチツプから出力されるアドレス信号を入力
し、チツプ内メモリ領域アクセスかチツプ外メモ
リ領域アクセスかを判断するアドレスデコーダ
と、 前記アクセス信号を加工する手段と、 前記アドレスデコーダからの出力信号によつて
制御され、チツプ内メモリ領域アクセス時には前
記加工手段によつて加工されたアクセス信号を出
力し、チツプ外メモリ領域アクセス時には前記エ
バチツプが出力したアクセス信号をそのまま出力
するデータセレクタとを備えたことを特徴とする
シングルチツプマイクロコンピユータ用エミユレ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167468A JPS6145334A (ja) | 1984-08-10 | 1984-08-10 | シングルチツプマイクロコンピユ−タ用エミユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167468A JPS6145334A (ja) | 1984-08-10 | 1984-08-10 | シングルチツプマイクロコンピユ−タ用エミユレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6145334A JPS6145334A (ja) | 1986-03-05 |
| JPH0351009B2 true JPH0351009B2 (ja) | 1991-08-05 |
Family
ID=15850232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167468A Granted JPS6145334A (ja) | 1984-08-10 | 1984-08-10 | シングルチツプマイクロコンピユ−タ用エミユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145334A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348251U (ja) * | 1986-09-17 | 1988-04-01 |
-
1984
- 1984-08-10 JP JP59167468A patent/JPS6145334A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6145334A (ja) | 1986-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5056013A (en) | In-circuit emulator | |
| JPH045216B2 (ja) | ||
| US5168559A (en) | Emulation system capable of complying with microcomputers having different on-chip memory capacities | |
| JPH0351009B2 (ja) | ||
| JP3452147B2 (ja) | 内部及び外部の周辺機器とエミュレーションモードで作動可能なマイクロコンピュータ | |
| JPS6145338A (ja) | 評価用マイクロコンピユ−タｌｓｉ | |
| JPS646489B2 (ja) | ||
| JPS6320545A (ja) | エミユレ−タのレジスタ読出し装置 | |
| KR940006298Y1 (ko) | 공통메모리 인터페이스장치 | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JPH0259495B2 (ja) | ||
| JPH029401Y2 (ja) | ||
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP2960110B2 (ja) | Ｒｉｓｃプロセッサシステム | |
| JPH039438A (ja) | 診断用回路 | |
| JPH03113659A (ja) | キャッシュメモリ試験方法 | |
| KR970000140Y1 (ko) | Rtc 인터페이스 회로 | |
| JP2572736B2 (ja) | インサーキットエミュレータのデータバス競合回避回路 | |
| JP3166667B2 (ja) | エミュレーション用マイクロコンピュータ | |
| JPH0679278B2 (ja) | マイクロコンピュ−タ開発装置 | |
| JPS6182253A (ja) | メモリ−バンク切換方式 | |
| JPH03276346A (ja) | メモリカード | |
| JPH01142844A (ja) | 半導体集積回路 | |
| JPH04367950A (ja) | Ｒａｍのアクセス制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |