JPS6145334A - シングルチツプマイクロコンピユ−タ用エミユレ−タ - Google Patents
シングルチツプマイクロコンピユ−タ用エミユレ−タInfo
- Publication number
- JPS6145334A JPS6145334A JP59167468A JP16746884A JPS6145334A JP S6145334 A JPS6145334 A JP S6145334A JP 59167468 A JP59167468 A JP 59167468A JP 16746884 A JP16746884 A JP 16746884A JP S6145334 A JPS6145334 A JP S6145334A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- access
- signal
- memory area
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はシングルチップマイクロコンピュータ用エミュ
レータ）二関する。
レータ）二関する。
（従来技術）
シングルチップマイクロコンピュータ用エミュレータが
プログラム実行のトレースやブレークなどの機能を実現
するため１二、エミュレータ内のエバチップはエミュレ
ーションモードを持ち、エミュレートするマイクロコン
ピュータのチップ内メモリ領域とチップ外メモリ領域と
を備えたメモリにアクセスし、アクセス信号、アドレス
信号、データ信号を出力する。
プログラム実行のトレースやブレークなどの機能を実現
するため１二、エミュレータ内のエバチップはエミュレ
ーションモードを持ち、エミュレートするマイクロコン
ピュータのチップ内メモリ領域とチップ外メモリ領域と
を備えたメモリにアクセスし、アクセス信号、アドレス
信号、データ信号を出力する。
さらに、最近ではチップ内メモリアクセス時の高速化を
図るため、チップ内メモリアクセス時には速度が異なる
等、特殊なアクセス信号をチップ外に出力するシングル
チップマイクロコンピュータがあり、このようなシング
ルチップマイクロ−コンピュータ用のエミュレータでは
、エバテップのエミュレーションモードにおいて出力さ
れるアクセス信号をチップ内メモリ領域にアクセスする
時だ（すに限って外部で加工しなＣすればならない。
図るため、チップ内メモリアクセス時には速度が異なる
等、特殊なアクセス信号をチップ外に出力するシングル
チップマイクロコンピュータがあり、このようなシング
ルチップマイクロ−コンピュータ用のエミュレータでは
、エバテップのエミュレーションモードにおいて出力さ
れるアクセス信号をチップ内メモリ領域にアクセスする
時だ（すに限って外部で加工しなＣすればならない。
ところが従来のエミュレータはチップ内メモリ領域（ニ
アクセスする時においても、チップ外メモリ領域にアク
セスする時においてもマイクロコンピュータのアクセス
信号を加工することなくそのまま使用していた。従って
従来のエミュレータでは、チップ内メモリアクセス時Ｃ
：特殊なアクセス信号を出力する上記のようなマイクロ
コンピュータのエミュレーションを行なうことができな
いという欠点を有していた。
アクセスする時においても、チップ外メモリ領域にアク
セスする時においてもマイクロコンピュータのアクセス
信号を加工することなくそのまま使用していた。従って
従来のエミュレータでは、チップ内メモリアクセス時Ｃ
：特殊なアクセス信号を出力する上記のようなマイクロ
コンピュータのエミュレーションを行なうことができな
いという欠点を有していた。
（発明の目的） ′
本発明の目的は、チップ内メモリアクセス時だけＣ二限
ってアクセス信号に加工を要するシングルテンプマイク
ロコンピュータのエミュレーションを行なうことができ
るエミュレータを提供することである。
ってアクセス信号に加工を要するシングルテンプマイク
ロコンピュータのエミュレーションを行なうことができ
るエミュレータを提供することである。
（発明の構成）
本発明のシングルチップマイクロコンピュータ用エミュ
レータは、チップ内メモリアクセス時に出力するアクセ
ス信号ベニ加工を要するシングルチップマイクロコンピ
ュータ用エミュレータ（二おし）て、 エバチップから出力されるアドレス信号を入力し、チッ
プ内メモリ領域アクセスかチップ外メモリ領域アクセス
かを判断するアドレスデコーダと、前記アクセス信号を
加工する手段と、前記アドレスデコーダからの出力信号
によって制御され、チップ内メモリ領域アクセス時には
前記加工手段（二よって加工されたアクセス信号を出力
し、チップ外メモリ領域アクセス時（二は前記エバチッ
プが出力したアクセス信号をそのまま出力するデータセ
レクタとを備えたことを特徴とする。
レータは、チップ内メモリアクセス時に出力するアクセ
ス信号ベニ加工を要するシングルチップマイクロコンピ
ュータ用エミュレータ（二おし）て、 エバチップから出力されるアドレス信号を入力し、チッ
プ内メモリ領域アクセスかチップ外メモリ領域アクセス
かを判断するアドレスデコーダと、前記アクセス信号を
加工する手段と、前記アドレスデコーダからの出力信号
によって制御され、チップ内メモリ領域アクセス時には
前記加工手段（二よって加工されたアクセス信号を出力
し、チップ外メモリ領域アクセス時（二は前記エバチッ
プが出力したアクセス信号をそのまま出力するデータセ
レクタとを備えたことを特徴とする。
（実施例）
以下、図面を参照しながら本発明の詳細な説明する。
第１図は本発明の一実施例に係るシングルチップマイク
ロコンピュータ用エミュレータの回路囚である。
ロコンピュータ用エミュレータの回路囚である。
タイミング発生回路１はシステムクロックＢＳおよびア
クセス許可信号Ｓ２を出力する。エバテップ２はシステ
ムクロックＳ１を入力して駆動され、アドレスバス６（
；アドレスデータを出力した後、読出しアクセス信号Ｓ
１または書込みアクセス信号Ｓ４を出力してデータバス
を通してメモリ５へのデータの書込みまたはメモリ５か
らのデータの読出しを行なう。メモリ５はエミュレート
するマイクロコンピュータの内部メモリに山嶺するチッ
プ内メモリ領域と外部メモリ（二相光するチップ外メモ
リ領域とから構成される。アドレスラッチ回路６はアド
レスバス６に出力されたアドレスな゛ｌエバチップ２か
らのアド レスラッチ信号Ｓａ ｌ二よりラッチする。アドレスデ
コーダ８はアドレスラッチ回路６にラッテされているア
ドレスをデコードし、メモリ５のチップ内メモリ領域の
アドレス範囲であればへイレペルの、チップ外メモリ領
域のアドレス範囲であればローレベルの制御（Ｍ号Ｓ６
を出力する。アンド回路９は読出しアクセス信号Ｓ３と
アクセス許可信号Ｂｚの論理積をとり、アクセスサンプ
ル信号Ｓ１を出力する。アンド回路１０は書込みアクセ
ス信号Ｓ４とアクセス許可信号８ｇの論理積をとリアク
セスサンプル信号Ｓ−を出′力する。データセレクタ１
１は制御信号Ｓｅがハイレベルであればアクセスサンプ
ル信号Ｓ７を続出しアクセス信号Ｓ−、アクセスサンプ
ル信号ａｍを書込みアクセス信号５ｉｌｌとしてメモリ
５Ｃ；出力し、制御信号ＳＳがローレベルであれば読出
しアクセス信号Ｓｍを続出しアクセス信号Ｓ・、書込み
アクセス信号Ｓ４を書込みアクセス信号８１０としてメ
モリ５）二出力する。
クセス許可信号Ｓ２を出力する。エバテップ２はシステ
ムクロックＳ１を入力して駆動され、アドレスバス６（
；アドレスデータを出力した後、読出しアクセス信号Ｓ
１または書込みアクセス信号Ｓ４を出力してデータバス
を通してメモリ５へのデータの書込みまたはメモリ５か
らのデータの読出しを行なう。メモリ５はエミュレート
するマイクロコンピュータの内部メモリに山嶺するチッ
プ内メモリ領域と外部メモリ（二相光するチップ外メモ
リ領域とから構成される。アドレスラッチ回路６はアド
レスバス６に出力されたアドレスな゛ｌエバチップ２か
らのアド レスラッチ信号Ｓａ ｌ二よりラッチする。アドレスデ
コーダ８はアドレスラッチ回路６にラッテされているア
ドレスをデコードし、メモリ５のチップ内メモリ領域の
アドレス範囲であればへイレペルの、チップ外メモリ領
域のアドレス範囲であればローレベルの制御（Ｍ号Ｓ６
を出力する。アンド回路９は読出しアクセス信号Ｓ３と
アクセス許可信号Ｂｚの論理積をとり、アクセスサンプ
ル信号Ｓ１を出力する。アンド回路１０は書込みアクセ
ス信号Ｓ４とアクセス許可信号８ｇの論理積をとリアク
セスサンプル信号Ｓ−を出′力する。データセレクタ１
１は制御信号Ｓｅがハイレベルであればアクセスサンプ
ル信号Ｓ７を続出しアクセス信号Ｓ−、アクセスサンプ
ル信号ａｍを書込みアクセス信号５ｉｌｌとしてメモリ
５Ｃ；出力し、制御信号ＳＳがローレベルであれば読出
しアクセス信号Ｓｍを続出しアクセス信号Ｓ・、書込み
アクセス信号Ｓ４を書込みアクセス信号８１０としてメ
モリ５）二出力する。
次（二、本実施例の動作を第２図のタイムチャートを参
照しながら説明する。
照しながら説明する。
時刻ｔ１１ニエパテップ２からアドレスが出力され、ア
ドレスラッチ信号８１によりアドレスラッチ回路６にラ
ッテされたものとする。このアドレスはアドレスデコー
ダ８でデコードされ、チップ外メモリ領域のアドレス範
囲であったとすると、アドレスデコーダ８からローレベ
ルの制御信−号Ｓ＠が出力される。そして、時刻ｔコに
読出しアクセス信号Ｓ１または書込みアクセス信号Ｓ４
が出力されたものとする。制御信号Ｓ６はローレベルで
あるので、データセレクタ１１はデータ読出し時であれ
ば読出しアクセス信号Ｓｓを読出しアクセス信号ＳＯと
して、データ書込み時であれば書込みアクセス信号Ｓ４
を書込みアクセス信号８１０としてメモリ５に出力して
、チップ外メモリ領域のデータの読出しあるいはチップ
外メモリ領域へのデータの曹込みが行なあれる。
ドレスラッチ信号８１によりアドレスラッチ回路６にラ
ッテされたものとする。このアドレスはアドレスデコー
ダ８でデコードされ、チップ外メモリ領域のアドレス範
囲であったとすると、アドレスデコーダ８からローレベ
ルの制御信−号Ｓ＠が出力される。そして、時刻ｔコに
読出しアクセス信号Ｓ１または書込みアクセス信号Ｓ４
が出力されたものとする。制御信号Ｓ６はローレベルで
あるので、データセレクタ１１はデータ読出し時であれ
ば読出しアクセス信号Ｓｓを読出しアクセス信号ＳＯと
して、データ書込み時であれば書込みアクセス信号Ｓ４
を書込みアクセス信号８１０としてメモリ５に出力して
、チップ外メモリ領域のデータの読出しあるいはチップ
外メモリ領域へのデータの曹込みが行なあれる。
時刻ｔ３に再びエバテップ２からアドレスが出力され、
アドレスラッチ信号Ｓｓ（二よりアドレスラッチ回路６
（ニラツチされたものとする。このアドレスはアドレス
デコーダ８でデコードされ、今度はチップ内メモリ領域
のアドレス範囲であったとすると、アドレスデコーダ８
からハイレベルのｆｌｌｌ信号Ｓ６が出力される。そし
て、時刻ｉ４に続出しアクセス信号Ｓａまたは書込みア
クセス信号Ｓ４が出力されたものとする。今度は制御信
号Ｓ−がハイレベルであるので、データセレクタ１１は
データ読出し時であればアクセスサンプル信号Ｓ１を読
出しアクセス信号Ｓ・とじて、データ書込み時であれば
アクセスサンプル信号Ｓｓ＆’書込みアクセス信号８１
０としてメモリ５に出力して、チップ内メモリ領域のデ
ータの読出しあるいはチップ内メモリ領域へのデータの
書込みが行なわれる。
アドレスラッチ信号Ｓｓ（二よりアドレスラッチ回路６
（ニラツチされたものとする。このアドレスはアドレス
デコーダ８でデコードされ、今度はチップ内メモリ領域
のアドレス範囲であったとすると、アドレスデコーダ８
からハイレベルのｆｌｌｌ信号Ｓ６が出力される。そし
て、時刻ｉ４に続出しアクセス信号Ｓａまたは書込みア
クセス信号Ｓ４が出力されたものとする。今度は制御信
号Ｓ−がハイレベルであるので、データセレクタ１１は
データ読出し時であればアクセスサンプル信号Ｓ１を読
出しアクセス信号Ｓ・とじて、データ書込み時であれば
アクセスサンプル信号Ｓｓ＆’書込みアクセス信号８１
０としてメモリ５に出力して、チップ内メモリ領域のデ
ータの読出しあるいはチップ内メモリ領域へのデータの
書込みが行なわれる。
このようにして、チップ内メモリ領域Ｃ；アクセスする
時セはチップ外メモリ領域ｉニアクセスする時とは異な
った加工されたアクセス信号ＳＩ＊Ｓ１０が得られる。
時セはチップ外メモリ領域ｉニアクセスする時とは異な
った加工されたアクセス信号ＳＩ＊Ｓ１０が得られる。
なお、本実施例ではアンド回路９．１０を用いてアクセ
ス信号Ｓｓ ｓ ８４とアクセス許可信号Ｓ！との論理
積をとったが、その他の加工を施しても何ら問題はない
。
ス信号Ｓｓ ｓ ８４とアクセス許可信号Ｓ！との論理
積をとったが、その他の加工を施しても何ら問題はない
。
（発明の効果）
以上説明したように本発明によれば、エミュレーション
モード（二おいてチップ内メモリアクセス時に限りアク
セス信号（二加工を要するようなシングルチップマイク
ロコンピュータＣ二対しても、エミュレーションが可能
となる。
モード（二おいてチップ内メモリアクセス時に限りアク
セス信号（二加工を要するようなシングルチップマイク
ロコンピュータＣ二対しても、エミュレーションが可能
となる。
第１図は本発明の一実施例に係るシングルテンプマイク
ロコンピュータ用エミュレータの回路図第２図は第１図
の各部（二おＣする信号のタイミングチャートである。 １・・・タイミング発生回路 ２・・・エバテップ ３・・・アドレスバス ４・・・データバス ５・・・メモリ ６・・・アドレスラッチ回路 ８・・・アドレスデコーダ ９．１０・・・アンド回路 １１・・・データセレクタ Ｓｌ・・・システムクロック Ｓ２・・・アクセス許可信号 Ｓｓ 、８４・・・アクセス信号 ＳＩ・・・アドレスラッチ信号 Ｓ−・・・制御信号 Ｓ？＋Ｓａ・・・アクセスサンプル信号Ｓ・−８１０”
・・メモリ用アクセス信号。
ロコンピュータ用エミュレータの回路図第２図は第１図
の各部（二おＣする信号のタイミングチャートである。 １・・・タイミング発生回路 ２・・・エバテップ ３・・・アドレスバス ４・・・データバス ５・・・メモリ ６・・・アドレスラッチ回路 ８・・・アドレスデコーダ ９．１０・・・アンド回路 １１・・・データセレクタ Ｓｌ・・・システムクロック Ｓ２・・・アクセス許可信号 Ｓｓ 、８４・・・アクセス信号 ＳＩ・・・アドレスラッチ信号 Ｓ−・・・制御信号 Ｓ？＋Ｓａ・・・アクセスサンプル信号Ｓ・−８１０”
・・メモリ用アクセス信号。
Claims (1)
- 【特許請求の範囲】 チップ内メモリアクセス時に出力するアクセス信号に加
工を要するシングルチップマイクロコンピュータ用エミ
ュレータにおいて、 エバチップから出力されるアドレス信号を入力し、チッ
プ内メモリ領域アクセスかチップ外メモリ領域アクセス
かを判断するアドレスデコーダと、前記アクセス信号を
加工する手段と、 前記アドレスデコーダからの出力信号によつて制御され
、チップ内メモリ領域アクセス時には前記加工手段によ
つて加工されたアクセス信号を出力し、チップ外メモリ
領域アクセス時には前記エバチップが出力したアクセス
信号をそのまま出力するデータセレクタとを備えたこと
を特徴とするシングルチップマイクロコンピュータ用エ
ミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167468A JPS6145334A (ja) | 1984-08-10 | 1984-08-10 | シングルチツプマイクロコンピユ−タ用エミユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167468A JPS6145334A (ja) | 1984-08-10 | 1984-08-10 | シングルチツプマイクロコンピユ−タ用エミユレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6145334A true JPS6145334A (ja) | 1986-03-05 |
| JPH0351009B2 JPH0351009B2 (ja) | 1991-08-05 |
Family
ID=15850232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167468A Granted JPS6145334A (ja) | 1984-08-10 | 1984-08-10 | シングルチツプマイクロコンピユ−タ用エミユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348251U (ja) * | 1986-09-17 | 1988-04-01 |
-
1984
- 1984-08-10 JP JP59167468A patent/JPS6145334A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348251U (ja) * | 1986-09-17 | 1988-04-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351009B2 (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5056013A (en) | In-circuit emulator | |
| US5168559A (en) | Emulation system capable of complying with microcomputers having different on-chip memory capacities | |
| JPH0146946B2 (ja) | ||
| JPS60258792A (ja) | ダイナミツクｒａｍ | |
| JPS6145334A (ja) | シングルチツプマイクロコンピユ−タ用エミユレ−タ | |
| JPS6145338A (ja) | 評価用マイクロコンピユ−タｌｓｉ | |
| JPS646489B2 (ja) | ||
| JPS6320545A (ja) | エミユレ−タのレジスタ読出し装置 | |
| KR970000140Y1 (ko) | Rtc 인터페이스 회로 | |
| JP3343556B2 (ja) | 記憶システム | |
| JP2876909B2 (ja) | 割込みエミュレータ | |
| JPS6355090B2 (ja) | ||
| JPH01142844A (ja) | 半導体集積回路 | |
| JPH0764856A (ja) | メモリアクセス制御回路 | |
| JPH09106359A (ja) | 半導体集積回路 | |
| JPH03113659A (ja) | キャッシュメモリ試験方法 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPS6385842A (ja) | 情報処理装置 | |
| JPH02126323A (ja) | プロログ用メモリ回路 | |
| JPH0227231U (ja) | ||
| JPH0497455A (ja) | メモリ制御回路 | |
| JPH10105475A (ja) | パリティメモリ装置およびパリティメモリ回路 | |
| JPH04305783A (ja) | マイクロコンピュータ | |
| JPH03175543A (ja) | データ処理装置 | |
| JPS6182253A (ja) | メモリ−バンク切換方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |