JPS6145338A - 評価用マイクロコンピユ−タｌｓｉ - Google Patents
評価用マイクロコンピユ−タｌｓｉInfo
- Publication number
- JPS6145338A JPS6145338A JP59167470A JP16747084A JPS6145338A JP S6145338 A JPS6145338 A JP S6145338A JP 59167470 A JP59167470 A JP 59167470A JP 16747084 A JP16747084 A JP 16747084A JP S6145338 A JPS6145338 A JP S6145338A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- access signal
- chip
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は評価用マイクロコンピュータＬ８Ｉ（以下、エ
バチップとする）に関する。
バチップとする）に関する。
従来、シングルテンプマイクロコンピュータＬｉ９Ｉ（
以下、マイクロコンピュータとする）は内部メモリだけ
：ニアクセス可能であったが、内部メモリだけではなく
外部メモリにもアクセスできるマイクロコンピュータが
開発され、さら（：内部メモリの容量のみ異なり他の機
能がすべて等しい複数種のマイクロコンピュータ（ファ
ミリ製品）が作られている。このようなマイクロコンピ
ュータでは処理の高速化な図るため、一般：：内部メモ
リアクセス時（二出力されるアクセス信号の速度と外部
メモリアクセス時Ｃ；出力されるアクセス信号の速度と
が異なっている。
以下、マイクロコンピュータとする）は内部メモリだけ
：ニアクセス可能であったが、内部メモリだけではなく
外部メモリにもアクセスできるマイクロコンピュータが
開発され、さら（：内部メモリの容量のみ異なり他の機
能がすべて等しい複数種のマイクロコンピュータ（ファ
ミリ製品）が作られている。このようなマイクロコンピ
ュータでは処理の高速化な図るため、一般：：内部メモ
リアクセス時（二出力されるアクセス信号の速度と外部
メモリアクセス時Ｃ；出力されるアクセス信号の速度と
が異なっている。
これらのマイクロコンピュータをエミュレートするζ：
は、マイクロコンピュータの内部メモリに相当するエミ
ュレートメモリ領域と外部メモリ領域とを備えたメモリ
を用い、エバデツプがこのメモリのエミュレートメモリ
領域あるいは外部メモリ像域（ニアクセスする時（二出
力する各アクセス信号の速度を、マイクロコンピュータ
が内・部メモーリアクセス時あるいは外部メモリアクセ
ス時に出力する各アクセス信号の速度にそれぞれ合わせ
る必要がある。ところが従来のエバチップはアクセスす
るメモリの各メモリ用読出の境界アドレスな自由（＝設
定することができなかったので、一つのエノ橿チップで
それぞれ容量の異なる内部メモリを持つファミリ内の各
マイクロコンピュータをエミュレートするためには、第
６図のブロック図に示すよう（ニエバテツプ１の外部に
マルチプレクｆ２． ラッチ回路６．デコード回路４等
を設けてエバテップ１から出力されるアクセス信号をメ
モリ５のメモリ領域（ニしたがって変換していた。
は、マイクロコンピュータの内部メモリに相当するエミ
ュレートメモリ領域と外部メモリ領域とを備えたメモリ
を用い、エバデツプがこのメモリのエミュレートメモリ
領域あるいは外部メモリ像域（ニアクセスする時（二出
力する各アクセス信号の速度を、マイクロコンピュータ
が内・部メモーリアクセス時あるいは外部メモリアクセ
ス時に出力する各アクセス信号の速度にそれぞれ合わせ
る必要がある。ところが従来のエバチップはアクセスす
るメモリの各メモリ用読出の境界アドレスな自由（＝設
定することができなかったので、一つのエノ橿チップで
それぞれ容量の異なる内部メモリを持つファミリ内の各
マイクロコンピュータをエミュレートするためには、第
６図のブロック図に示すよう（ニエバテツプ１の外部に
マルチプレクｆ２． ラッチ回路６．デコード回路４等
を設けてエバテップ１から出力されるアクセス信号をメ
モリ５のメモリ領域（ニしたがって変換していた。
次（二部６図に示した従来のエミュレータシステムの動
作を説明する。
作を説明する。
エバテップ１から出力されたアドレスはラッチ回路６で
ラッチされ、さらにこのアドレスはデコード回路４でデ
コードされ、エミュレートメモリ領域か外部メモリ領域
かの判定が行なわれて、デコード回路４はそれぞれの判
定（：対応する制御信号Ｓｏ＋をマルチプレクサ２へ出
力する。そしてエミュレートメモリ領域であれば、マル
チプレクチ２はエパテツ７囮から出力された書込みアク
セス信号Ｓｏｘあるいは読出しアクセス伯゛号Ｆ３Ｂを
加工してメモリ５に出力し、メモリ５のエミュレートメ
モリ領域のデータの書込みあるいは続出しが行なわれる
。また、アドレスが外部メモリ領域であれば、マルチプ
レクｆ２は書込みアクセス信号Ｓａｔあるいは読出しア
クセス信号８０ｍをそのままメモリ５に出力し、メモリ
５の外部メモリ領域のデータの、ｒＪ込みあるいは読出
しが行なわれる。
ラッチされ、さらにこのアドレスはデコード回路４でデ
コードされ、エミュレートメモリ領域か外部メモリ領域
かの判定が行なわれて、デコード回路４はそれぞれの判
定（：対応する制御信号Ｓｏ＋をマルチプレクサ２へ出
力する。そしてエミュレートメモリ領域であれば、マル
チプレクチ２はエパテツ７囮から出力された書込みアク
セス信号Ｓｏｘあるいは読出しアクセス伯゛号Ｆ３Ｂを
加工してメモリ５に出力し、メモリ５のエミュレートメ
モリ領域のデータの書込みあるいは続出しが行なわれる
。また、アドレスが外部メモリ領域であれば、マルチプ
レクｆ２は書込みアクセス信号Ｓａｔあるいは読出しア
クセス信号８０ｍをそのままメモリ５に出力し、メモリ
５の外部メモリ領域のデータの、ｒＪ込みあるいは読出
しが行なわれる。
このように従来のエバチップでファミリ内の各マイクロ
コンピュータをエミュレートしようとすると、エバチッ
プ外部に複雑な回路を要するという欠点を有していた。
コンピュータをエミュレートしようとすると、エバチッ
プ外部に複雑な回路を要するという欠点を有していた。
本発明の目的は、外部に複雑な回路を設Ｃすることなく
、ファミリ内の各マイクロコンピュータをエミュレート
することができるエバチップを提供すること（二ある。
、ファミリ内の各マイクロコンピュータをエミュレート
することができるエバチップを提供すること（二ある。
本発明の評価用マイクロコンピュータＬＳＩは、互いに
速度の異なるアクセス信号を必要とする複数のメモリ領
域を有するメモリ（ニアクセスする評価用マイクロコン
ピュータＬＳＩにおいて、アクセス信号を発生する発生
手段と、特定のメモリアドレスを保持する保持手段と、
アクセスを行なうメモリ領域のアドレスを前記特定のメ
モリアドレスと比較する比較手段と、該比較手段による
比較結果（＝対応した加工を前記アクセス信号ζ；施す
加工手段とを備えたことを特徴とする。
速度の異なるアクセス信号を必要とする複数のメモリ領
域を有するメモリ（ニアクセスする評価用マイクロコン
ピュータＬＳＩにおいて、アクセス信号を発生する発生
手段と、特定のメモリアドレスを保持する保持手段と、
アクセスを行なうメモリ領域のアドレスを前記特定のメ
モリアドレスと比較する比較手段と、該比較手段による
比較結果（＝対応した加工を前記アクセス信号ζ；施す
加工手段とを備えたことを特徴とする。
以下、図面を参照しながら本発明の詳細な説明する。
第１図は本発明の一実施例に係るエバチ、ツブのメモリ
アクセス郡のブロック図である。
アクセス郡のブロック図である。
境界アドレス保持用レジスタ１１は不図示のメモリのエ
ミュレートメモリ領域と外部メモリ領域との境界アドレ
スを保持するレジスタで、この境界アドレスはメモリか
ら外部データバス１２．データ入出力ボート１６および
エバチップ内データバス１４を通して境界アドレス保持
用レジスタ１１：：４込まれる。メモリアクセス信号生
成回路１５は常に一定の速度の読出しアクセス信号Ｓ１
あるいは書込みアクセス信号８ｍをマルチプレクサ１６
に出力するとともに比較回路１７を駆動する°駆動信号
Ｓ３を出力する。比較回路１７はエバチップ内アドレス
バス１８上にあるアドレスと境界アドレス保持用レジス
タ１１が保持する境界アドレスとの大小を比較し、境界
アドレスの方が大きければローレベルの、小さければハ
イレベルの制御信号Ｓ４をマルチプレクサ１６に出力す
る。マルチプレクサ１６は制御信号Ｓ４がハイレベルの
とき：＝は、読出しアクセス信号Ｓ凰あるいは書込みア
クセス信号Ｓ２を加工してそれぞれメモリ用読出しアク
セス信号Ｓ＠、メモリ用書込みアクセス信号Ｓ６として
メモリへ出力し、制御信号Ｓ４がローレベルのとき１：
は、読出しアクセス信号Ｓ１あるいは書込みアクセス信
号Ｓ２をそのままそれぞれメモリ用読出しアクセス信号
Ｓ墨、メモリ用書込みアクセス信号Ｓ６としてメモリへ
出力する。アドレス出力ボート１９はチップ内アドレス
バス１８を通して入力されたアドレスを外部アドレスバ
ス２０に出力しメモリへ伝える。
ミュレートメモリ領域と外部メモリ領域との境界アドレ
スを保持するレジスタで、この境界アドレスはメモリか
ら外部データバス１２．データ入出力ボート１６および
エバチップ内データバス１４を通して境界アドレス保持
用レジスタ１１：：４込まれる。メモリアクセス信号生
成回路１５は常に一定の速度の読出しアクセス信号Ｓ１
あるいは書込みアクセス信号８ｍをマルチプレクサ１６
に出力するとともに比較回路１７を駆動する°駆動信号
Ｓ３を出力する。比較回路１７はエバチップ内アドレス
バス１８上にあるアドレスと境界アドレス保持用レジス
タ１１が保持する境界アドレスとの大小を比較し、境界
アドレスの方が大きければローレベルの、小さければハ
イレベルの制御信号Ｓ４をマルチプレクサ１６に出力す
る。マルチプレクサ１６は制御信号Ｓ４がハイレベルの
とき：＝は、読出しアクセス信号Ｓ凰あるいは書込みア
クセス信号Ｓ２を加工してそれぞれメモリ用読出しアク
セス信号Ｓ＠、メモリ用書込みアクセス信号Ｓ６として
メモリへ出力し、制御信号Ｓ４がローレベルのとき１：
は、読出しアクセス信号Ｓ１あるいは書込みアクセス信
号Ｓ２をそのままそれぞれメモリ用読出しアクセス信号
Ｓ墨、メモリ用書込みアクセス信号Ｓ６としてメモリへ
出力する。アドレス出力ボート１９はチップ内アドレス
バス１８を通して入力されたアドレスを外部アドレスバ
ス２０に出力しメモリへ伝える。
次に、本丈施例の動作を説明する。
まず、メモリのエミュレートメモリ領域と外部メモリ領
域との境界アドレスをメモリのインストラクションによ
り境界アドレス保持用レジスタ１１に保持させる。ここ
では境界アドレスより大きいアドレスにエミュレートメ
モリ領域が、小さいアドレスに外部メモリ領域が設定さ
れているものとする。さて、メモリアクセス信号生成回
路１５から出力されたＰＭ ’Ｊ イＭ号Ｓ３により比
較回路１７は境界アドレスとエバチップ内アドレスバス
１８上のアドレスとの大小を比較する。
域との境界アドレスをメモリのインストラクションによ
り境界アドレス保持用レジスタ１１に保持させる。ここ
では境界アドレスより大きいアドレスにエミュレートメ
モリ領域が、小さいアドレスに外部メモリ領域が設定さ
れているものとする。さて、メモリアクセス信号生成回
路１５から出力されたＰＭ ’Ｊ イＭ号Ｓ３により比
較回路１７は境界アドレスとエバチップ内アドレスバス
１８上のアドレスとの大小を比較する。
比較の結果、エバチップ内アドレスバス１８上のアドレ
スが境界アドレスより大きい場合（二は、エミュレート
メモリ領域にアクセスすることが判定され、比較回路１
７はハイレベルの制御信号Ｓ４をマルチプレクサ１６に
出力し、マルチプレクサ１６は読出しアクセス信号Ｓｌ
あるいは−Ｊ込みアクセスＧ４号Ｓ２を加工してそれぞ
れメモリ用読出しアクセス信号８８． メモリ用■・
込みアクセス信号Ｓ６としてメモリへ出力する。そして
メモリのエミュレートメモリ１偵域のデータの続出しあ
るいは書込みが行なわれる。
スが境界アドレスより大きい場合（二は、エミュレート
メモリ領域にアクセスすることが判定され、比較回路１
７はハイレベルの制御信号Ｓ４をマルチプレクサ１６に
出力し、マルチプレクサ１６は読出しアクセス信号Ｓｌ
あるいは−Ｊ込みアクセスＧ４号Ｓ２を加工してそれぞ
れメモリ用読出しアクセス信号８８． メモリ用■・
込みアクセス信号Ｓ６としてメモリへ出力する。そして
メモリのエミュレートメモリ１偵域のデータの続出しあ
るいは書込みが行なわれる。
エバチップ内アドレスバス１８上のアドレスが境界アド
レスより小さい場合には、外部メモリ領域：ニアクセス
することが判定され、比較回路１７はローレベルの制御
信号Ｓ４をマルチプレクサ１６（二出力し、マルチプレ
クｆ１６は読出しアクセス信号Ｓ１あるいは書込みアク
セス信号Ｓ２をそのままそれぞれメモリ用続出しアクセ
ス信号Ｓｌ、メモリ用畳込みアクセス信号Ｓ６としてメ
モリへ出力する。そしてメモリの外部メモリ領域のデー
タの続出しあるいは書込みが行なわれる。
レスより小さい場合には、外部メモリ領域：ニアクセス
することが判定され、比較回路１７はローレベルの制御
信号Ｓ４をマルチプレクサ１６（二出力し、マルチプレ
クｆ１６は読出しアクセス信号Ｓ１あるいは書込みアク
セス信号Ｓ２をそのままそれぞれメモリ用続出しアクセ
ス信号Ｓｌ、メモリ用畳込みアクセス信号Ｓ６としてメ
モリへ出力する。そしてメモリの外部メモリ領域のデー
タの続出しあるいは書込みが行なわれる。
第２図は本実施例のエバチップを用いたエミュレートシ
ステムの模式図である。
ステムの模式図である。
本実施例のエバデツプ２１はアクセスするメモリ２２の
領域に対応したメモリ用読出しアクセス信号Ｓｓあるい
はメモリ用書込みアクセス信号Ｓ６を出力するので、こ
れらの信号は直接メモリ２２（二人力することが可能と
なる。従って、従来例のようにエバテップ２１外に複雑
な回路を設置することなく、エバチップ２１とメモリ２
２をアドレス／データバス２６で接続するだけでエミュ
レーションを行なうことができる。
領域に対応したメモリ用読出しアクセス信号Ｓｓあるい
はメモリ用書込みアクセス信号Ｓ６を出力するので、こ
れらの信号は直接メモリ２２（二人力することが可能と
なる。従って、従来例のようにエバテップ２１外に複雑
な回路を設置することなく、エバチップ２１とメモリ２
２をアドレス／データバス２６で接続するだけでエミュ
レーションを行なうことができる。
以上説明したよう（＝本発明；；よれば、メモリの領域
（二対窓した速度のアクセス信号をエバチップから直接
出力することができ、またメモリの領域を自由（二設定
できるので、外部に複雑な回路を設けることなくエバチ
ップ一つでファミリ内の各マイクロコンピュータのエミ
ュレーションナ行すうことができる。
（二対窓した速度のアクセス信号をエバチップから直接
出力することができ、またメモリの領域を自由（二設定
できるので、外部に複雑な回路を設けることなくエバチ
ップ一つでファミリ内の各マイクロコンピュータのエミ
ュレーションナ行すうことができる。
４５１囚は本発明の一実施例に係るエバチップ内−″
のメモリアクセス部のブロック図、第２図は＄１図のエ
バチップを用いたエミュレートシステムの模式図、第３
図は従来例に係るエバチップを用いたエミュレート−シ
ステムのブロック図である。 １１・・・境界アドレス保持用レジスタ１２・・・外部
データバス １６・・・データ入出力ボート １４・・・エバテップ内データバス １５・・・メモリアクセス信号生成回路１６・・・マル
チプレクサ １７・・・比較回路 １８・・・エバチップ内アドレスバス １９・・・アドレス出力ポート ２０・・・外部アドレスバス ２１・・・エバチップ ２２・・・メモリ ２６・・・アドレス／データバス ８１・・・続出しアクセス信号 ８ｍ・・・妥込みアクセス信号 Ｓ纂・・・駆動信号 Ｓ４・・・制御信号 ａＳ・・・メモリ用続出しアクセス信号Ｓ・・・・メモ
リ用書込みアクセス信号。
のメモリアクセス部のブロック図、第２図は＄１図のエ
バチップを用いたエミュレートシステムの模式図、第３
図は従来例に係るエバチップを用いたエミュレート−シ
ステムのブロック図である。 １１・・・境界アドレス保持用レジスタ１２・・・外部
データバス １６・・・データ入出力ボート １４・・・エバテップ内データバス １５・・・メモリアクセス信号生成回路１６・・・マル
チプレクサ １７・・・比較回路 １８・・・エバチップ内アドレスバス １９・・・アドレス出力ポート ２０・・・外部アドレスバス ２１・・・エバチップ ２２・・・メモリ ２６・・・アドレス／データバス ８１・・・続出しアクセス信号 ８ｍ・・・妥込みアクセス信号 Ｓ纂・・・駆動信号 Ｓ４・・・制御信号 ａＳ・・・メモリ用続出しアクセス信号Ｓ・・・・メモ
リ用書込みアクセス信号。
Claims (1)
- 【特許請求の範囲】 互いに速度の異なるアクセス信号を必要とする複数のメ
モリ領域を有するメモリにアクセスする評価用マイクロ
コンピュータＬＳＩにおいて、アクセス信号を発生する
発生手段と、 特定のメモリアドレスを保持する保持手段と、アクセス
を行なうメモリ領域のアドレスを前記の特定のメモリア
ドレスと比較する比較手段と、該比較手段による比較結
果に対応した加工を前記アクセス信号に施す加工手段と
を備えたことを特徴とする評価用マイクロコンピュータ
ＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167470A JPS6145338A (ja) | 1984-08-10 | 1984-08-10 | 評価用マイクロコンピユ−タｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167470A JPS6145338A (ja) | 1984-08-10 | 1984-08-10 | 評価用マイクロコンピユ−タｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145338A true JPS6145338A (ja) | 1986-03-05 |
Family
ID=15850269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167470A Pending JPS6145338A (ja) | 1984-08-10 | 1984-08-10 | 評価用マイクロコンピユ−タｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145338A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161541A (ja) * | 1987-12-18 | 1989-06-26 | Nec Corp | 評価用シングルチップマイクロコンピュータ |
| JPH01237843A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | マイクロプロセッサ |
| US4969087A (en) * | 1986-11-10 | 1990-11-06 | Oki Electric Industry Co., Ltd. | Single-chip microcomputer |
| JPH05233834A (ja) * | 1991-11-13 | 1993-09-10 | Nec Corp | シングルチップマイクロコンピュータ |
| US6944087B2 (en) * | 2001-02-24 | 2005-09-13 | Intel Corporation | Method and apparatus for off boundary memory access |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5429940A (en) * | 1977-08-10 | 1979-03-06 | Fujitsu Ltd | Microprocessor controller |
| JPS5663656A (en) * | 1979-10-25 | 1981-05-30 | Nec Corp | Information processing unit |
| JPS5694451A (en) * | 1979-12-27 | 1981-07-30 | Fujitsu Ltd | Microprocessor incorporating memory |
-
1984
- 1984-08-10 JP JP59167470A patent/JPS6145338A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5429940A (en) * | 1977-08-10 | 1979-03-06 | Fujitsu Ltd | Microprocessor controller |
| JPS5663656A (en) * | 1979-10-25 | 1981-05-30 | Nec Corp | Information processing unit |
| JPS5694451A (en) * | 1979-12-27 | 1981-07-30 | Fujitsu Ltd | Microprocessor incorporating memory |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969087A (en) * | 1986-11-10 | 1990-11-06 | Oki Electric Industry Co., Ltd. | Single-chip microcomputer |
| US5088027A (en) * | 1986-11-10 | 1992-02-11 | Oki Electric Industry Co., Ltd. | Single-chip microcomputer |
| JPH01161541A (ja) * | 1987-12-18 | 1989-06-26 | Nec Corp | 評価用シングルチップマイクロコンピュータ |
| JPH01237843A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | マイクロプロセッサ |
| JPH05233834A (ja) * | 1991-11-13 | 1993-09-10 | Nec Corp | シングルチップマイクロコンピュータ |
| US6944087B2 (en) * | 2001-02-24 | 2005-09-13 | Intel Corporation | Method and apparatus for off boundary memory access |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01263737A (ja) | エミュレーション装置 | |
| JPS6145338A (ja) | 評価用マイクロコンピユ−タｌｓｉ | |
| US5212775A (en) | Method and apparatus for observing internal memory-mapped registers | |
| JP2578182B2 (ja) | デ−タ処理装置及びデ−タ処理システム | |
| JP2882831B2 (ja) | バスインタリーブ制御方法 | |
| JPH0351009B2 (ja) | ||
| JPS5999522A (ja) | 入出力制御方式 | |
| JPH0322073A (ja) | データ転送制御装置 | |
| JP2581484B2 (ja) | データ処理システム | |
| JPS61256458A (ja) | 情報転送方式 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPS598184A (ja) | メモリ | |
| JPS622337A (ja) | メモリ拡張方式 | |
| JPH01121965A (ja) | マイクロプロセッサ | |
| JPS6375960A (ja) | ロジックｌｓｉ | |
| JPH04319703A (ja) | プログラマブルコントローラ | |
| JPS60230261A (ja) | マルチプロセツサシステムにおける初期化制御方式 | |
| JPS6214866B2 (ja) | ||
| JPS62173560A (ja) | メモリアクセス制御回路 | |
| JPS6221139B2 (ja) | ||
| JPS62191953A (ja) | Ｄｍａコントロ−ラの診断方式 | |
| JPS608968A (ja) | デ−タバツフア制御方式 | |
| JPS62239242A (ja) | デバツク装置 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 |