JPS622337A - メモリ拡張方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は比較的小型のコンピュータシステムに用いて好
適なメモリ拡張方式に関する。

〔発明の技術的背景とその問題点〕

マイクロプロセッサユニット（以下ＭＰＵと称する）を
主制御装置とする比較的小型のコンピータシステムにお
いては、ＭＰＵが制御できるメモリ容量の制限（例えば
米国Ｚｌｌｏｇ社が供給している８ピツトマイクロプロ
セツサｚ８０では６４にバイト、同じ（Ｉｎｔ＠１社が
供給している１６ビツトマイクロプロセツサ１８０８６
では１Ｍバイト）以上のメモリ容量が必要なときには−
Ｓのアドレスバスを多重化してアドレッシングする方法
がとられる。この方式を通常メモリパンク方式と称して
いる。

一方、比較的小形のコンピュータシステムでは、拡張イ
ンタフェースを介し、標準の機器構成に拡張用のメモリ
あるいは入出力デバイスを接続することがある。今、拡
張スロット上にメモリカードを用意する場合を想定しよ
う。このとき、ＭＰＵが直接アドレシングできるメモリ
空間であるケースと多重化してアドレッシングしなけれ
ばならないといった二通シのケースが存在する。上記両
ケースに対応するには同一の論理回路構成とはならず、
複数種のメモリカードが必要であった。このことは、例
えばＭＰＵが１８０２８６相当の１６　Ｍ　バイトアク
セス可のマイクロプロセッサと、１８０８６相当のＩＭ
バイトアクセス可でメモリパンク方式によってアドレス
バスを拡張するマイクロプロセッサシステムとではそれ
ぞれのシステムにあったメモリカードを別個に用意する
必要があることを意味する。

〔発明の目的〕

本発明は上記事情に鑑みてなされたものであシ、上記ケ
ースにおいて、共通に使用出来るメモリカードを実現す
るためのメモリ拡張方式を提供することを目的とする。

〔発明の概要〕

本発明は、上記目的を実現するために、パンク切替えに
よるメモリ空間がよシ大きいマイクロプロセッサを持つ
システムと拡張スロットの仕様を同一にし、拡張−メモ
リカードを共通化するものである。このため、最大のア
ドレスバスｔ−持つマイクロプロセッサを除く他のマイ
クロプロセッサに、各々命令によりパンク切替えのため
のデータがセットされるレジスタと、その内容を拡張ス
ロットのアドレスバスへ出カスるゲートから成るアドレ
ス生成回路を付加し、且つ、メモリカードには、各マイ
クーロプロセッサが持つ最大のアドレスバスと最小のア
ドレスバスとの差分に相当するアドレスビットについて
上記スロットから得られる信号と該当するアドレスバス
が設定されるスイッチとの比較結果により自身をアクテ
ィブとする回路を付加した。

このことＫよシ、アドレスバスの異なるマイクロプロセ
ッサがメモリカードを共通の７１−ドウエアリソースと
して使用することが出来、システムの融通性が増す。

〔発明の実施例〕

以下、図面を使用して本発明実施例につき詳細に説明す
る。

第１図は本発明実施例におけるメモリマツプを示したも
のである。図ではＭＰＵがアクセスできるメモリ空間Ｉ
Ｍバイトの上位５１２にバイトを多重化してメモリ容量
を拡張している例を示している。

第２図は第１図に示したメモリマツプを１６Ｍバイトア
クセス可能Ｉ　ＭＰＵと対応させたときの見かけ上のメ
モリマツプを示し、（、）はメモリカードの容量が５１
２にバイトであるときの実施例、伽）はメモリカードの
容量が５１２にバイト、１Ｍバイトの２種類存在すると
きの実施例である。

第３図は拡張スロット上に出力するアドレスバスの論理
回路を示す実施例である。図において、１はメモリパン
クレジスタである。本発明実施例では出力命令によるラ
ッチクロックφでデータバスＤ１　とり、の内容がラッ
チされる。

２は拡張スロットに出力するアドレスバス（アドレス信
号ＡＤＨ！１−ｎ　）を生成するゲート群である。（ａ
）は第２図（ａ）に示したメモリマツプを実現するアド
レス生成回路であり、（ｂ）は第２図（ｂ）に示したメ
モリマツプを実現するアドレス生成回路である。

第４図はメモリカード上のチップセレクト生成回路の実
施例である。図において３はコンパｖ−ｐでｈる。コン
ノ母レータ３はアドレス信号ＡＤＲ２ｓ〜ＡＤＲｔｓと
スイッチ８１〜Ｓ、による値が一致したときチップセレ
クト信号（ＣＳ）を発生する。

尚、第４図に示した実施例は５１２にバイトメモリカー
ドの場合を示し、１Ｍバイトのメモリカードの場合はア
ドレス信号ＡＤＲ１，とスイン　　　　□チＳＳが無い
ものとなシ、コンノ々レータ３に従かい、アドレス信号
ＡＤＲ２３〜ＡＤＲ＊ｏとスイッチ５１＝Ｓｉの一致を
見てＣＳ信号を発生させる。

以下、本発明実施例の動作につき詳細に説明する。動作
に先立ち、システム人は、メモリアドレスバスＩＭノぐ
イトのＭＰＵを持ち、システムｎは、メモリアドレスバ
スご１６ＭバイトのＭＰＵを持つものとし、且つ、カー
ド１枚当シ５１２にバイトの容量を持つメモリカードを
備えるものを例示して説明する。

まず、上述したメモリカードをシステムＢ用に使用する
ときには、メモリカード内に存在するコン１４レータ３
のスイッチに従がい、各々該当するアドレスバスを設定
する。例えばＡＤＲ″３８０００”　　〜″３ＦＦＦＦ
Ｆ”。工のときは、ＩＮＸ スイッチＳ１をＯＦＦ　、スイッチＳ！をＯＦＦ　、ス
イッチＳ３をＯＮ　、スイッチＳ４をＯＮ、そしてスイ
ッチＳ、をＯＮに設定する。そしてシステムＢからスロ
ットを通してアドレスバスがＡＤＲｚｓ〜１９　＝″１
１０００”を出力したとき、コンｉやレータ３の出力、
いわゆるチップセレクト信号（ＣＳ　）が真となって本
メモリカードがアクティブな状態となる。

一方、メモリカードをシステムＡ用に使用するとき、シ
ステム人は第３図の（、）にて示すアドレス生成回路を
持ち、マイクロプロセッサからメモリパンクレジスタ１
にセットした値を、スロットのアドレスバス上に出力す
るようにしておく、この場合、第１図に示したメモリパ
ンク■・■・■・■を切換える為に、メモリカード上の
フン／母レータ３に於て、スイッチｓｉ　Ｉ　Ｓ２ｐは
０ＦＦＫ、ＳｓはＯＮに固定し、且つ、スイッチ５３ｐ
Ｓ４はシステム人の回路（第３図のａ）のデータ入力端
子ＤＩ、ＤｏｉＣ対応してセットし、各々フン／４レー
タ３出力（ＣＳ）を真にして制御する。

以上説明の様に拡張スロットの仕様をシステムＡとシス
テムＢにおいて同一にし、メモリパンクレジスタ１の出
力を適切な制御回路を通して、アＰＬ、スパスの上位（
ＡＤＨ２ｓ　−ｇｏ　；システムＡのＭＰＵには本来存
在しないアドレス）に出力することでパンク切替えによ
り拡張するメモリ空間をシステムＢに存在するメモリ空
間の位置に配置させ、システム人及びシステムＢとで共
通に使えるメモリカードの実現が可能となる。

〔発明の効果〕

以上説明の様に本発明に従かえば、本メモリカードは制
御出来るアドレスバスの異なるマイクロプロセッサによ
り唯一のメモリカードを共通のハードウェアリソースと
して使用することが出来、従来の様に別個に用意する必
要がなくなり、システムの融通性が増す。もちろん上記
をメモリカードを開発する時点で考慮すればシステム人
・Ｂの２種以上のマイクロプロセッサシステムにも対応
可能であることは言う迄もない。

【図面の簡単な説明】 第１図は本発明実施例におけるメモリマツプを示す図、
第２図は第１図に示したメモリマツプを１６Ｍバイトア
クセス可能なマイクロプロセッサと対応させたときのメ
モリマツプを示す図、第３図は拡張スロット上に出力す
るアドレスバスの論理回路の実施例を示す回路図、第４
図はメモリカード上のテッゾセレクト生成回路の実施例
を示す図で、ある。 １・・・メモリパンクレジスタ、２・・・ゲート群、３
・・・コンノーレータ、ＡＤＨ２１Ｓ−１１・・・７　
トレ）＜８号、Ｓ！〜Ｓｓ・・・スイッチ。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第２図 （ａ）　　　　　　　　　　　　　（ｂ）第３図 第４図

Claims (1)

【特許請求の範囲】
1. 拡張スロット上にメモリカードを備え、制御可能なメモ
   リ空間が異なる複数のマイクロプロセッサにより上記メ
   モリカードを共通使用するものであって、アドレス空間
   が最大のマイクロプロセッサを除く他のマイクロプロセ
   ッサに対し、各々命令によりバンク切替えのためのデー
   タが設定されるレジスタと、その内容を拡張スロットの
   アドレスバスへ出力するゲートから成るアドレス生成回
   路を付加し、且つ上記メモリカードには各プロセッサが
   持つ最大のアドレス空間と最小のアドレス空間との差分
   に相当するアドレスビットについて上記拡張スロットか
   ら得られる信号と該当するアドレス空間が設定されるス
   イッチとの比較結果により自身をアクティブとする回路
   を内蔵させ、上記スイッチ操作することによりバンク切
   替えによって拡張するメモリ空間をアドレス空間が最大
   のマイクロプロセッサに存在するメモリ空間位置に配置
   することを特徴とするメモリ拡張方式。