JPH064469A - 入出力装置制御方式 - Google Patents
入出力装置制御方式Info
- Publication number
- JPH064469A JPH064469A JP15914892A JP15914892A JPH064469A JP H064469 A JPH064469 A JP H064469A JP 15914892 A JP15914892 A JP 15914892A JP 15914892 A JP15914892 A JP 15914892A JP H064469 A JPH064469 A JP H064469A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- memory
- area
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】Ｉ／Ｏ領域を有するシステムにおいて、Ｉ／Ｏ
スロットよりメモリ領域をアクセス可能にすることによ
り、装置搭載能力の向上と、広大なアドレス空間を必要
とする入出力装置の接続を可能とすること。 【構成】入出力装置５のメモリアクセス制御機構６によ
り、システムバス１からのアドレス及び制御信号を解析
し、該当アドレスのアクセスである場合は、制御線１３
によりレジスタ７或いはローカルメモリ８を動作可能状
態とする。 【効果】入出力装置の搭載限度以上の搭載が可能とな
り、広大なアドレス領域が必要となる入出力装置の接続
も可能となる。
スロットよりメモリ領域をアクセス可能にすることによ
り、装置搭載能力の向上と、広大なアドレス空間を必要
とする入出力装置の接続を可能とすること。 【構成】入出力装置５のメモリアクセス制御機構６によ
り、システムバス１からのアドレス及び制御信号を解析
し、該当アドレスのアクセスである場合は、制御線１３
によりレジスタ７或いはローカルメモリ８を動作可能状
態とする。 【効果】入出力装置の搭載限度以上の搭載が可能とな
り、広大なアドレス領域が必要となる入出力装置の接続
も可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、Ｉ／Ｏ領域を有するシ
ステムにおけるメモリ領域を利用したＩ／Ｏアクセスに
関するものである。
ステムにおけるメモリ領域を利用したＩ／Ｏアクセスに
関するものである。
【０００２】
【従来の技術】特開平２−１４８２４６、特願昭６３−
３００９０１に示す様に、従来、Ｉ／Ｏ領域を有するシ
ステムでのＩ／Ｏアクセスは、その領域でのみ行なわれ
ていた。
３００９０１に示す様に、従来、Ｉ／Ｏ領域を有するシ
ステムでのＩ／Ｏアクセスは、その領域でのみ行なわれ
ていた。
【０００３】
【発明が解決しようとする課題】従来Ｉ／Ｏ領域を有す
るシステムのＩ／Ｏアクセスは、比較的狭いＩ／Ｏ領域
を用いて行なっていた。しかし、この領域を越える様な
広いアドレス空間を持つ入出力装置、例えば、大容量の
メモリを内蔵する入出力装置に、入出力命令を用いてア
クセスを行なう場合アドレス空間が足りないことにな
る。
るシステムのＩ／Ｏアクセスは、比較的狭いＩ／Ｏ領域
を用いて行なっていた。しかし、この領域を越える様な
広いアドレス空間を持つ入出力装置、例えば、大容量の
メモリを内蔵する入出力装置に、入出力命令を用いてア
クセスを行なう場合アドレス空間が足りないことにな
る。
【０００４】本発明は、上記問題点を解決するため、未
使用になっているメモリ領域に着目し、この領域に前記
の様な入出力装置を接続することにより、アクセスを可
能にする。
使用になっているメモリ領域に着目し、この領域に前記
の様な入出力装置を接続することにより、アクセスを可
能にする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、メモリアクセス用の信号をアダプタ内で、判定およ
び制御し、Ｉ／Ｏスロットからのメモリ領域のアクセス
を可能とした。また、Ｉ／Ｏアクセスではアドレスのデ
コード条件に、スロットの判定信号を使用する場合があ
るが、本方式では前記の判定信号が使用出来ないため、
アドレスラインのすべてについてデコードを行う。
に、メモリアクセス用の信号をアダプタ内で、判定およ
び制御し、Ｉ／Ｏスロットからのメモリ領域のアクセス
を可能とした。また、Ｉ／Ｏアクセスではアドレスのデ
コード条件に、スロットの判定信号を使用する場合があ
るが、本方式では前記の判定信号が使用出来ないため、
アドレスラインのすべてについてデコードを行う。
【０００６】
【作用】アダプタ内で、メモリアクセス用の信号を判
定、制御することにより、Ｉ／Ｏスロットからのメモリ
アクセスを可能とし、アドレスの完全なデコードにより
該当メモリアドレスの判定が可能となる。
定、制御することにより、Ｉ／Ｏスロットからのメモリ
アクセスを可能とし、アドレスの完全なデコードにより
該当メモリアドレスの判定が可能となる。
【０００７】
【実施例】以下、本発明の一実施例を示す。
【０００８】図１に全体のブロック図を示す。システム
バス１のデータライン２、アドレス／正義余ライン３
は、メインメモリに、メモリのデータライン１１、メモ
リのアドレス／制御ライン１２により継がっている。
バス１のデータライン２、アドレス／正義余ライン３
は、メインメモリに、メモリのデータライン１１、メモ
リのアドレス／制御ライン１２により継がっている。
【０００９】入出力装置５のアドレス／制御ライン１０
は装置内のメモリアクセス制御機構６に接続されてお
り、メモリアクセスにより該当アドレスが与えられた
時、制御機構６は制御線１３を通しレジスタ７或いはロ
ーカルメモリ８にアクティブ信号を送り、信号を受信し
たレジスタ７又はローカルメモリ８は、システムバスの
データライン２に自身のデータライン９を通しデータを
転送する。
は装置内のメモリアクセス制御機構６に接続されてお
り、メモリアクセスにより該当アドレスが与えられた
時、制御機構６は制御線１３を通しレジスタ７或いはロ
ーカルメモリ８にアクティブ信号を送り、信号を受信し
たレジスタ７又はローカルメモリ８は、システムバスの
データライン２に自身のデータライン９を通しデータを
転送する。
【００１０】この様子をアドレスマップを用いて示した
ものが図２である。
ものが図２である。
【００１１】以上により、大容量のメモリを内蔵する入
出力装置のメモリ領域を利用したＩ／Ｏアクセスが可能
となる。
出力装置のメモリ領域を利用したＩ／Ｏアクセスが可能
となる。
【００１２】
【発明の効果】空きメモリ領域を使用しているため、そ
の領域が大きければ大きなＩ／Ｏ領域を必要とする入出
力装置でも接続することが可能。
の領域が大きければ大きなＩ／Ｏ領域を必要とする入出
力装置でも接続することが可能。
【００１３】ソフトウェア作成時においても、Ｉ／Ｏ領
域では入出力の専用命令が必要であるが、メモリ領域を
使用しているため、データの転送命令だけで済む。又、
Ｉ／Ｏ領域に接続出来る入出力装置数の限度以上に、入
出力装置を接続することが可能である。
域では入出力の専用命令が必要であるが、メモリ領域を
使用しているため、データの転送命令だけで済む。又、
Ｉ／Ｏ領域に接続出来る入出力装置数の限度以上に、入
出力装置を接続することが可能である。
【図１】本方式全体のブロック図である。
【図２】本方式をアドレスマップの観点から示した図で
ある。
ある。
１…システムバス、 ２…データライン、 ３…アドレス／制御ライン、 ４…メインメモリ、 ５…入出力装置、 ６…メモリアクセス制御機構、 ７…レジスタ、 ８…ローカルメモリ、 ９…入出力装置のデータライン、 １０…入出力装置のアドレス／制御ライン、 １１…メモリのデータライン、 １２…メモリのアドレス／制御ライン、 １３…レジスタ、ローカルメモリの制御信号ライン。
Claims (1)
- 【請求項１】Ｉ／Ｏ領域を有するシステムにおいて、Ｉ
／Ｏ領域とともに、メモリ空間にも入出力装置の領域を
設定し、Ｉ／Ｏデバイスに対するアクセス可能領域を拡
大することを特徴とした入出力装置制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15914892A JPH064469A (ja) | 1992-06-18 | 1992-06-18 | 入出力装置制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15914892A JPH064469A (ja) | 1992-06-18 | 1992-06-18 | 入出力装置制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064469A true JPH064469A (ja) | 1994-01-14 |
Family
ID=15687310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15914892A Pending JPH064469A (ja) | 1992-06-18 | 1992-06-18 | 入出力装置制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064469A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307831B1 (en) | 1997-06-10 | 2001-10-23 | Tdk Corporation | Disc cartridge having reference holes |
| KR100327652B1 (ko) * | 1999-04-29 | 2002-03-08 | 포만 제프리 엘 | 버스 접속 유닛 ｉｄ에 대해 메모리로의 액세스를선택적으로 제한하는 시스템 및 방법 |
-
1992
- 1992-06-18 JP JP15914892A patent/JPH064469A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307831B1 (en) | 1997-06-10 | 2001-10-23 | Tdk Corporation | Disc cartridge having reference holes |
| KR100327652B1 (ko) * | 1999-04-29 | 2002-03-08 | 포만 제프리 엘 | 버스 접속 유닛 ｉｄ에 대해 메모리로의 액세스를선택적으로 제한하는 시스템 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| KR920002830B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| JPH0240760A (ja) | 情報処理装置 | |
| JP3131918B2 (ja) | メモリ装置 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPS63100554A (ja) | メモリ制御装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS617954A (ja) | 主メモリの読み出し方式 | |
| JPS5819965A (ja) | 記録装置 | |
| JPS62186344A (ja) | アドレス・マツプド・レジスタ | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPS6037062A (ja) | メモリ読出し方法 | |
| JPH0341849B2 (ja) | ||
| JPS62102354A (ja) | アクセス制御方式 | |
| JPH01173143A (ja) | メモリマネージメントユニット | |
| JPS63144496A (ja) | 記憶装置の書込み制御方式 | |
| JPS6227423B2 (ja) | ||
| JPH02284245A (ja) | キャッシュメモリ制御方式 | |
| JPS5921062B2 (ja) | メモリ競合制御方式 | |
| JPS5911425A (ja) | マイコン応用システムにおけるバス・コントロ−ル回路 | |
| JPH10269102A (ja) | エミュレーション装置 | |
| JPH04262449A (ja) | データ転送方式 |