JPH03121545A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH03121545A JPH03121545A JP1260491A JP26049189A JPH03121545A JP H03121545 A JPH03121545 A JP H03121545A JP 1260491 A JP1260491 A JP 1260491A JP 26049189 A JP26049189 A JP 26049189A JP H03121545 A JPH03121545 A JP H03121545A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- data
- address
- external device
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 claims abstract description 5
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 4
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣメモリカードに係り、特にリード・オンリ
・メモリ （Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ：
ＲＯＭ）の搭載されているＩＣメモリカードに関する。
・メモリ （Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ：
ＲＯＭ）の搭載されているＩＣメモリカードに関する。
従来、第２図に示す様に、この鍾のＩＣメモリカード１
７は、ＲＯＭ１８が搭載され、その他はデータ線２０及
びアドレス線１９と、ランダム・アクセス°メモリ（Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ：ＲＡＭ）
を有する外部装置２２との接続端子２１により構成され
ている。
７は、ＲＯＭ１８が搭載され、その他はデータ線２０及
びアドレス線１９と、ランダム・アクセス°メモリ（Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ：ＲＡＭ）
を有する外部装置２２との接続端子２１により構成され
ている。
以下、１動作例について順次説明を行なう。
■ 前記ＩＣメモリカード１７は、外部装置２２と接続
されることにより、始めて電源が入り、動作可能な状態
となる。
されることにより、始めて電源が入り、動作可能な状態
となる。
■ ＲＯＭ１ｇ内のデータを外部装置２２内に読み出す
場合は、外部装置２２より、ＲＯＭ１８内の読み出した
いデータが格納されている番地を指定し、アドレスバス
２３及び接続端子２１を介し、ＩＣメモリカード１７内
のアドレス線１９に、前記指定番地を送り、ＲＯＭ１８
のデータを読み出し可能な状態とする。
場合は、外部装置２２より、ＲＯＭ１８内の読み出した
いデータが格納されている番地を指定し、アドレスバス
２３及び接続端子２１を介し、ＩＣメモリカード１７内
のアドレス線１９に、前記指定番地を送り、ＲＯＭ１８
のデータを読み出し可能な状態とする。
■ ＲＯＭ１８内の読み出し可能となったデータは、Ｉ
Ｃメモリカード１７内のデータ線２０及び接続端子２１
を介し、データバス２４に送られ、外部装置２２内へ読
み込まれる。
Ｃメモリカード１７内のデータ線２０及び接続端子２１
を介し、データバス２４に送られ、外部装置２２内へ読
み込まれる。
■ 外部装置２２に読み込まれたデータは、外部装置２
２内のデータ線２５を通り、ＲＡＭ２６内に書き込まれ
る。
２内のデータ線２５を通り、ＲＡＭ２６内に書き込まれ
る。
■ 以後、外部装置２２内でＲＡＭ２６と外部装置２２
内の回路とのデータのやり取りにより、外部装置２２自
体が動作する。
内の回路とのデータのやり取りにより、外部装置２２自
体が動作する。
前述した従来のＩＣメモリカードは、直接ＩＣメモリカ
ード１７内のＲＯＭ１８のデータを読み出す構成になっ
ているから、次のような欠点がある。
ード１７内のＲＯＭ１８のデータを読み出す構成になっ
ているから、次のような欠点がある。
（１）ＲＯＭ１８自体は、読み出し時間が長くかかる為
、外部装置２２とＩＣメモリカード１７とのやり取りの
高速化が困難である。
、外部装置２２とＩＣメモリカード１７とのやり取りの
高速化が困難である。
（１１）外部装置２２自体の動作を高速化する為に、Ｉ
Ｃメモリカード１７内のデータを一時記憶させるＲＡＭ
２６が、外部装置２２内に必要である。
Ｃメモリカード１７内のデータを一時記憶させるＲＡＭ
２６が、外部装置２２内に必要である。
本発明の目的は、前記欠点が解決され、短時間で読み出
しができ、接続される外部装置内にＲＡＭを設ける必要
がないようにしたＩＣメモリカードを提供することにあ
る。
しができ、接続される外部装置内にＲＡＭを設ける必要
がないようにしたＩＣメモリカードを提供することにあ
る。
本発明のＩＣメモリカードの構成は、リード・オンリ・
メモリの搭載されているＩＣメモリカードにおいて、外
部から電源が与えられると前記リード・オンリ・メモリ
内に書き込まれているデータを直ちに記憶でき、かつデ
ータ読み出しを随時行えるスタティック・ランダム・ア
クセス・メモリが搭載されていることを特徴とする。
メモリの搭載されているＩＣメモリカードにおいて、外
部から電源が与えられると前記リード・オンリ・メモリ
内に書き込まれているデータを直ちに記憶でき、かつデ
ータ読み出しを随時行えるスタティック・ランダム・ア
クセス・メモリが搭載されていることを特徴とする。
次に本発明を図面を参照して説明する。
第１図は本発明の一実施例のＩＣメモリカードのブロッ
ク図である。第１図において、本実施例のＩＣメモリカ
ードは、ＲＯＭ３． Ｓ （Ｓｔａｔｉｃ）ＲＡＭ２．
アドレス発生回路４．アドレス切換スイッチ５．アドレ
ス線６乃至９．データ線１０゜１２、制御信号線１３．
接続端子１１とを含み、構成され、外部信号線１４．１
５により外部装置１６と接続されている。第１図におい
て、本実施例が従来例の相違する点は、ＩＣメモリカー
ドｌ上にＲＯＭ３のデータを書き込む為のＳＲＡＭ２を
設けた点、及び前記の動作を行う為に必要なアドレス発
生回路４．アドレス切換スイッチ５を設けた点である。
ク図である。第１図において、本実施例のＩＣメモリカ
ードは、ＲＯＭ３． Ｓ （Ｓｔａｔｉｃ）ＲＡＭ２．
アドレス発生回路４．アドレス切換スイッチ５．アドレ
ス線６乃至９．データ線１０゜１２、制御信号線１３．
接続端子１１とを含み、構成され、外部信号線１４．１
５により外部装置１６と接続されている。第１図におい
て、本実施例が従来例の相違する点は、ＩＣメモリカー
ドｌ上にＲＯＭ３のデータを書き込む為のＳＲＡＭ２を
設けた点、及び前記の動作を行う為に必要なアドレス発
生回路４．アドレス切換スイッチ５を設けた点である。
以下２本実施例のＩＣメモリカードの動作を説明する。
い）本実施例のＩＣメモリカード１は、外部装置１６と
接続することにより、始めて本ＩＣメモリカード１に電
源が入り、動作可能な状態となる。
接続することにより、始めて本ＩＣメモリカード１に電
源が入り、動作可能な状態となる。
（Ｂ） 本ＩＣメモリカード１に電源が入ることによ
り、ＲＯＭ３．ＳＲＡＭ２．アドレス発生回路４、アド
レス切換スイッチ５にも電源が入る。
り、ＲＯＭ３．ＳＲＡＭ２．アドレス発生回路４、アド
レス切換スイッチ５にも電源が入る。
（Ｃ） 電源が入った事により、アドレス発生回路４
からアドレス切換スイッチ５に制御信号線１３を通して
信号が送られ、アドレス切換スイッチ５が、アドレス発
生回路４からのアドレス線７と、ＳＲＡＭ２に入るアド
レス線８と接続させる。外部からのアドレスが入るアド
レス線９は、この時０ＰＥＮ状態となっている。
からアドレス切換スイッチ５に制御信号線１３を通して
信号が送られ、アドレス切換スイッチ５が、アドレス発
生回路４からのアドレス線７と、ＳＲＡＭ２に入るアド
レス線８と接続させる。外部からのアドレスが入るアド
レス線９は、この時０ＰＥＮ状態となっている。
（Ｄ） 前記（Ｃ）の動作が完了すると、アドレス発
生回路４からアドレスが発生し、ＲＯＭ３へのアドレス
線６及びアドレス切換スイッチ５へのアドレス線７ヘア
ドレスを送る。
生回路４からアドレスが発生し、ＲＯＭ３へのアドレス
線６及びアドレス切換スイッチ５へのアドレス線７ヘア
ドレスを送る。
（Ｅ） アドレス線６を介してＲＯＭ３にアドレスが
入り、ＲＯＭ３内のデータが読み出され、ＳＲＡＭ２に
データ線１２を介して送られる。
入り、ＲＯＭ３内のデータが読み出され、ＳＲＡＭ２に
データ線１２を介して送られる。
（Ｆ）ＳＲＡＭ２へのアドレスは、（Ｃ）の動作により
決定さり、 （Ｅ）で’ＲＯＭ３より読み出されたデー
タをＳＲＡＭｚ内に書き込んでいく。
決定さり、 （Ｅ）で’ＲＯＭ３より読み出されたデー
タをＳＲＡＭｚ内に書き込んでいく。
（Ｇ） 以上、同様にして、ＲＯＭ３内のデータを全
て、ＳＲＡＭ２に書き込んでいく。
て、ＳＲＡＭ２に書き込んでいく。
（（支）ＲＯＭＢ内のデータを全てＳＲＡＭ２に書き込
まれると、アドレス発生回路４よりアドレス切換スイッ
チ５に制御信号が送られ、ＳＲＡＭ２へのアドレス線８
と外部からのアドレス線９を接続させる。この時、アド
レス線７は。ＰＥＮとなる。
まれると、アドレス発生回路４よりアドレス切換スイッ
チ５に制御信号が送られ、ＳＲＡＭ２へのアドレス線８
と外部からのアドレス線９を接続させる。この時、アド
レス線７は。ＰＥＮとなる。
（Ｉ） 以下、外部装置１６とのデータのやり取りに
ついては、ＲＯＭからＳＲＡＭにおきかわっただけで、
動作内容については、従来例と同じである。
ついては、ＲＯＭからＳＲＡＭにおきかわっただけで、
動作内容については、従来例と同じである。
また、本実施例では、ＩＣメモリカード１内にＳＲＡＭ
２を搭載している為、外部装置１６のＲＡＭを必要とし
ないですむ。
２を搭載している為、外部装置１６のＲＡＭを必要とし
ないですむ。
以上説明したように、本発明は、ＩＣメモリカード上に
ＳＲＡＭを搭載する事により、ＩＣメモリカードにおけ
るデータアクセス時間が短縮でき、外部装置内に余分な
ＲＡＭ領域を削減できるという効果がある。
ＳＲＡＭを搭載する事により、ＩＣメモリカードにおけ
るデータアクセス時間が短縮でき、外部装置内に余分な
ＲＡＭ領域を削減できるという効果がある。
路、５・・・・・・アドレス切換スイッチ、６〜９，１
９・・・・・・アドレス線、１０，１２，２０．２５・
・・・・・データ線、１１．２１・・・・・・接続端子
、１３・・・・・・制御信号線、１４．２３・・・・・
・アドレスバス、１５．２４・・・・・・データバス、
１６．２２・・・・・・外部装置、２６・・・・・・Ｒ
ＡＭ。
９・・・・・・アドレス線、１０，１２，２０．２５・
・・・・・データ線、１１．２１・・・・・・接続端子
、１３・・・・・・制御信号線、１４．２３・・・・・
・アドレスバス、１５．２４・・・・・・データバス、
１６．２２・・・・・・外部装置、２６・・・・・・Ｒ
ＡＭ。
Claims (1)
- リード・オンリ・メモリの搭載されているＩＣメモリ
カードにおいて、外部から電源が与えられると前記リー
ド・オンリ・メモリ内に書き込まれているデータを直ち
に記憶でき、かつデータ読み出しを随時行なえるスタテ
ィック・ランダム・アクセス・メモリが搭載されている
ことを特徴とするＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260491A JPH03121545A (ja) | 1989-10-04 | 1989-10-04 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260491A JPH03121545A (ja) | 1989-10-04 | 1989-10-04 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03121545A true JPH03121545A (ja) | 1991-05-23 |
Family
ID=17348704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260491A Pending JPH03121545A (ja) | 1989-10-04 | 1989-10-04 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03121545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09160824A (ja) * | 1995-12-08 | 1997-06-20 | Advantest Corp | 読み出し専用記憶装置 |
-
1989
- 1989-10-04 JP JP1260491A patent/JPH03121545A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09160824A (ja) * | 1995-12-08 | 1997-06-20 | Advantest Corp | 読み出し専用記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03121545A (ja) | Ｉｃメモリカード | |
| JPH0365745A (ja) | Ｉｃカード | |
| KR970059914A (ko) | 플래시 메모리 시스템 | |
| JP2005228055A (ja) | メモリ制御用ｉｃ | |
| JPH07226079A (ja) | 半導体メモリ装置 | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| JPH05189352A (ja) | Ｉ／ｏアドレス変換方式 | |
| JPS61223964A (ja) | デ−タ転送装置 | |
| JP3131918B2 (ja) | メモリ装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPH03167648A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS6037753Y2 (ja) | メモリカ−ド構成 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPS6211753B2 (ja) | ||
| JPH04170661A (ja) | マイクロプロセッサシステム | |
| JPS63144496A (ja) | 記憶装置の書込み制御方式 | |
| JPS60100807U (ja) | マイクロコンピユ−タを用いた制御装置 | |
| JPH06208539A (ja) | 高速データ転送方式 | |
| JPS6148057A (ja) | アドレス選択回路 | |
| JPS6020099U (ja) | Ｐ−ｒｏｍ書込器 | |
| JPS6195455A (ja) | 情報処理装置の応答エラ−検出方式 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPH10275113A (ja) | 記憶装置 |