JPS6148057A

JPS6148057A - アドレス選択回路

Info

Publication number: JPS6148057A
Application number: JP59170212A
Authority: JP
Inventors: Satoru Tokisaki; 時崎　悟
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-08-15
Filing date: 1984-08-15
Publication date: 1986-03-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、電子計算機中央処理装置（ＣＰＵ）のノ々ス
マスクにおいて、このパスマスタにパスで接続されてｂ
る周辺装置（スレーブ）の選択に用匹るアドレス選択回
路に関する。

（従来の技術およびその問題点）従来、パス接続されたスレーブを選択するのに２つの方
式が用すられてきた。第１の方式では、ノ々スマスタ内
でアドレス情報を解読し、その出力を個別の信号によジ
パスマスタからスレーブへ供給する。この第１の方式で
は、スレーブアドレスを変更する罠は、その個別の信号
線の接続を変更する必要がるり、スレーブのアドレスの
変更に相当時間がかかシ、面当である。従来の第２の方
式ではスレーブ側にアドレス選択回路を設けてスレーブ
のアドレス選択を行う。この第２の方式では、スレーブ
自身に個有のアドレスを設定するカラ、同種類のスレー
ブが複数存在する亀子計算機システムでも各スレーブ毎
に設定されるアドレスが異なる。そこで、故障等におけ
るスレーブの交換に伴なり新しいスレーブに元と同じア
ドレスを交換の都度設定しなければならないから、スレ
ーブの交換が内当である。、筐た、スレーブにアドレス
選択回路をそれぞれ設けると、所要部品数が多く、高価
で信頼性に劣る。

そこで、本発明の目的は、上記欠点を除去し、スレーブ
アドレスの変更が容易に行え、しかも安価で信頼性の高
めアドレス選択回路の提供にある。

（問題点を解決するための手段）本発明は、各スレーブに個別に接続されている個別スレ
ーブ選択信号を供給するＣＰＵパスマスタのアドレス選
択回路において、スレーブアドレス情報の入力の用台を
示１ラッチ回路と、このラッチ回路が第１の設定状態に
あるときに前記スレーブアドレス怪＠を入力して記憶し
ておき、そのラッチ回路か第２の状態にあるときにスレ
ーブ選択信号が示す番地の前記スレーブアドレス情報を
読み出す記憶回路と、この記憶回路から読み出されたス
レーブアドレス情報を解読し前記個別の信号線に前記個
別スレーブ選択信号を出方するデコーダとから構成され
る。

（実施例）次に実施例を挙げ本発明の詳細な説明する。

第１図社本発明の一実施例を示すブロック図であシ、１
はラッチ回路、２はゲート、３はメモリ、４はデコーダ
である。ラッチ回路１は、フリップフロップからなり、
スレーブアドレス設定開始信号ｌｌヲ受けてセットされ
、スレーブアドレス設定完了信号１２を受けてリセット
される。スレーブアドレス設定開始信号１１は、ＣＰＵ
システムにｔ源が投入された時又はＣＰＵシステムがリ
セットされた時にパスマスタから供給される。ラッチ回
路１がセット状態にあるときにゲート２は開かれる、ゲ
ート２が開いてｂるときくスレーブアドレス情報１３が
パスマスタから供給されると、そのスレーブアドレス情
報１３Ｖｉメモリ３に誉き込まれる。全てのスレーブに
関するスレーブアドレス情報１３の曹き込みが終了する
と、スレーブアドレス設定完了信号１２がパスマスタか
ら供給され、ラッチ回路１がリセット状態になり、ゲー
ト２が閉じ、スレーブアドレス情＠１３０杏き込みが禁
止される、こうして、スレーブアドレス情報１３がメモ
リ３に記憶しであるときに、パスマスタからスレーブ選
択信号１４かメモリ３に与えられると、メモリ３のうち
スレーブ選択信号１４が埃づ一アドレスのスレーブアド
レス情報が読み出される。デコーダ４は読み出されたス
レーブアドレス情報１６ｋｊＬＪし、個別スレーブ選択
信号１７−１　”　１−／−ｎを出力する個別スレーブ
選択信号１７−１〜１７−ｎ？’；Ｌ、第１〜第ｎのス
レーブｒ（個別の信号？ＩＭをブｒしてそれぞれ供給さ
れる。

本実施例を備えたパスマスクは、スレーブ選択信号１４
の変吏ヲ要せすして、スレーブアドレス情報１３の変更
によシ、任意のアドレスを選択できる、ｆｉｌも、スレ
ーブアドレスを任意に変更できる。前に述べた従来のｍ
ｌの方式では、スレーブ選択信号１４をデコーダに＠接
供給していたから、スレーブ選定信号が一定であれは、
個別スレーブ選択信号１７−１〜１７−ｎけ一定であシ
、強いて選択されるスレーブ？変更しようとすると個別
スレーブ選択信号１７−１〜１７−ｎが通る個別信号線
の接続を変更する必要があった。これに対し、本実７４
　ｆｉｌでは、スレーブアト、レス情報１３の内容さえ
変えれは、−通）のスレーブ選択信号１４につめて、ど
のスレーブでも割当てることができる。、即ち、本実施
例では、スレーブアドレスの変更が、メモリ３に記憶し
であるスレーブアドレス情報の内容次第で任意にできる
。このように、メモリ３に記憶されるスレーブアドレス
情報はアドレス変換テーブルといえ、このアドレス変換
テーブルの変更だけでスレーブアドレスが変更できる。

そこで、本実施例は、スレーブアドレスの変更が容易に
行え、操作性及び柔軟性に優れている。勿論、本実施例
では、各スレーブにアドレス識別回路を個別に心安とし
なめから、所動部品数が少なく、安価で、イΔ頼性に優
れてｂる８また、本実施例を備えたパスマスタのスレー
ブが故障して他の同−機台のスレーブに交換したとき、
新しく接続されたスレーブにその都度スレーブアドレス
を設定する心安はない。

（発明の効果）以上に詳しく０明し７たように、本発明によれば、スレ
ーブアドレスの変更が容易に行え、しかも安価で伯れ！
ｔ〔の高いアドレス進体回路が仙・供できる。

【図面の簡単な説明】

第１図は本発明の一実す例を示すブロック図である、１・・・ラッチ回路、２・・・ゲート、３・・・メモリ
、４・・・デコーダ、１１・・・スレーブアドレス設定
向始信号、１２・・・スレーブアドレス＃ｉ足先了伯号
、１３・・・スレーブアドレス情報、１４・・・スレー
ブ選択イ６号、１７−１〜１７−ｎ・・・個別スレーブ
ｉ！１ｉ択佃号。才　１図一！灯）７

Claims

【特許請求の範囲】

　各スレーブに個別に接続されている信号線に個別スレ
ーブ選択信号を供給するＣＰＵバスマスタのアドレス選
択回路において、スレーブアドレス情報の入力の可否を
示すラッチ回路と、このラッチ回路が第１の設定状態に
あるときに前記スレーブアドレス情報を入力しておき、
そのラッチ回路が第２の状態にあるときにスレーブ選択
信号が示す番地の前記スレーブアドレス情報を読み出す
記憶回路と、この記憶回路から読み出されたスレーブア
ドレス情報を解読し前記個別の信号線に前記個別スレー
ブ選択信号を出力するデコーダとを備えることを特徴と
するアドレス選択回路。