JPH0628528A - Ｉｃカード用インターフェース回路 - Google Patents

Ｉｃカード用インターフェース回路

Info

Publication number
JPH0628528A
JPH0628528A JP4317858A JP31785892A JPH0628528A JP H0628528 A JPH0628528 A JP H0628528A JP 4317858 A JP4317858 A JP 4317858A JP 31785892 A JP31785892 A JP 31785892A JP H0628528 A JPH0628528 A JP H0628528A
Authority
JP
Japan
Prior art keywords
connection
card
circuit
interface
card reader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4317858A
Other languages
English (en)
Other versions
JP3157932B2 (ja
Inventor
Thierry Karlisch
カーリッシュ ティエリ
Jacek Kowalski
コヴァルスキー ジャセック
Patrice Peyret
ペイレ パトリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Publication of JPH0628528A publication Critical patent/JPH0628528A/ja
Application granted granted Critical
Publication of JP3157932B2 publication Critical patent/JP3157932B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Abstract

(57)【要約】 【目的】 本発明は、ＩＣカードリーダ用インターフェ
ース回路に関するものである。 【構成】 ＩＣカードリーダ用インターフェース回路と
カードリーダとの間に、ＩＣカードリーダ用インターフ
ェース回路とＩＣカードとの間の接続と同じ接続が設け
られる。ＩＣカードリーダ用インターフェース回路の内
部スイッチ(102)は、追加制御接続（ＲＥＧＲＷ）の命
令によって、これらの接続を一緒に接続するか、また
と、回路の内部制御レジスタ(101) に接続させることが
できる。 【効果】 本発明によって、ＩＣカードリーダ用インタ
ーフェース回路とカードリーダとの間の接続数を制限す
ることができ、ＩＣカードの制御インターフェースと同
じソフトウエアインターフェースによってＩＣカードリ
ーダ用インターフェース回路を制御することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、『ＩＣカード』、『メ
モリカード』または『チップカード』の名称で知られて
いる集積回路カード（以下、ＩＣカードと称する）と、
そのＩＣカードを作動させるためにＩＣカードを接続す
るカードリーダ内に内蔵された動作回路との間にインタ
ーフェースを実現することができる専用回路に関するも
のである。
【０００２】
【従来の技術】現在知られているＩＣカードは、単純な
メモリ（テレフォンカード）からＲＡＭ及びＲＯＭメモ
リを備える完全なマイクロプロセッサまでの極めて様々
な集積回路を備えることができる。反対に、それらのハ
ードウエア上のインターフェースは、数（通常、８）及
び外部、すなわち、まず、製造中にＩＣカードをプログ
ラムし、次に、通常の使用でＩＣカードを作動させるた
めに働く様々なカードリーダとのコンタクトの配置につ
いて規格化されている。場合によっては、例えば、プロ
グラミング電圧は、使用するＩＣカードによって異なる
ことがある。
【０００３】また、ソフトウエアインターフェース（ま
たはプロトコル）、すなわち、コンタクトでの信号のシ
ーケンスは、非同期回路の場合は規格化されており（Ｉ
ＳＯ規格）、同期回路の場合は規格化されていない。例
えば、同期回路（一般的には、マイクロプロセッサのな
いメモリチップだけ）の場合、回路の直流給電接続Ｖcc
と、アース接続と、トリガ接続（ＲＳＴ）と、クロック
信号（ＣＬＫ）、データ信号（Ｉ／Ｏ）及びメモリを書
込み状態または読出し状態に制御する信号（Ｒ／Ｗ）を
転送するための３つの接続とを使用する。例えば、ま
た、この型の同期回路では、クロックパルスのカウント
によって、このメモリの連続したメモリセルにアドレス
することができる。これらの同期回路の規格化されてい
ない制御プロトコルは、特に、前記接続の内の４つの接
続（ＲＳＴ、ＣＬＫ、Ｉ／Ｏ、Ｒ／Ｗ）を使用して、Ｉ
Ｃカードを作動させる。
【０００４】カードリーダ内に内蔵された回路は、１つ
または複数のマイクロプロセッサをベースとするデータ
処理システムを形成し、汎用型マイクロコンピュータに
匹敵する。このデータ処理システムとＩＣカード間のイ
ンターフェースを確実にするために、通常、主に以下の
機能を有する専用集積回路を使用する。ＩＣカードの給
電の際の電圧シーケンスの制御、過電圧または短絡に対
する保護、調整された電源電圧及びプログラミング電圧
の生成（Ｖcc及びＶpp)ＩＣカードの８個のコンタクト
の制御、ソフトウエアインターフェース化。
【０００５】特に、セージェーエス トムソン(SGS THO
MSON) 社の回路Ｌ6603及びＬ6604とミーテック(MIETEC)
社の回路ＭＴＣ6012Ａ及びＭＴＣ6012Ｄを挙げることが
できる。専用回路の目的は、クロック接続と、データ信
号転送接続と、読出し／書込み条件付け接続とが短絡さ
れているかを判定し、または、ＩＣカード内の電流が高
すぎないかどうかを判定することを目的としている。
【０００６】従って、２つの形式のインターフェースが
ある。その２つの形式のインターフェースとは、これら
の専用回路とＩＣカードとの間の第１のインターフェー
スと、これらの専用回路とカードリーダのデータ処理シ
ステムとの間の第２のインターフェースである。ＩＣカ
ードに関しては、物理的観点から、インターフェースが
決定されるが、２種類のＩＣカード（同期及び非同期）
という点から、インターフェースはデュアル形式でなけ
ればならない。カードリーダのデータ処理システムに関
しては、インターフェースは、専用回路の製作者によっ
て極めて広範囲に変えることができる。しかしながら、
専用回路は、正常な機能及もしくは発見された欠陥を表
示する状態レジスタを全て備える。これらの状態レジス
タには、実施したテストごとに１ワードがロードされ
る。ＩＣカードの機能を知るためには、これらの状態レ
ジスタを読み出さなければならない。
【０００７】今日まで知られている回路では、専用回路
とデータ処理システムとの間のインターフェースは、多
数の接続を使用して、それによって、必要な信号をＩＣ
カードにアドレスし、一方では、下記に挙げる機能を果
たす回路の種々の内部レジスタを管理することができ
る。従って、下記のものが見られる。
【０００８】これらのレジスタに書き込まれるデータビ
ットに対応する、通常、Ｄ０−Ｄ７と呼ばれる８個の接
続 レジスタ内のこれらのデータの読出し及び書込みを可能
にする複数の制御接続（通常、３個） インターフェースが管理することのできるＩＣカードの
各信号ごと１個の接続（必ずしも全てが使用できるわけ
ではない）。
【０００９】これら多数の線（接続１個につき１本）を
原因とするハードウエアの複雑さの他に、これは、専用
回路との関係を管理するためにデータ処理システム内に
追加のソフトウエアインターフェースを必要とする。同
時に、管理すべきＩＣカードが何であれ、ＩＣカードま
たはカードリーダを、多くの場合その両方を管理するの
に必要なＩＣカード／カードリーダソフトウエアインタ
ーフェース（同期または非同期）を既に少なくとも１つ
は使用している。非同期回路とのソフトウエアインター
フェースは規格化されており、従って、周知である。か
くして、ＩＣチップに関する追加の情報なしにインター
フェースを使用することができる。
【００１０】
【発明が解決しようとする課題】そこで、本発明は、カ
ードリーダのデータ処理システムと専用回路との間の接
続数を少なくし、実際に、専用回路の接続ピンの数を少
なくし、カードリーダのデータ処理システムがもはや３
つのインターフェースの代わりに２つのインターフェー
スしか知る必要がないようにすることを目的とする。こ
のため、専用回路とカードリーダのデータ処理システム
との間のインターフェースは、この専用回路と同期型Ｉ
Ｃカード（同数の接続、同じプロトコル）との間のイン
ターフェースを完全にエミュレートするようなものであ
る。この場合、通常は、３つのインターフェース、すな
わち、データ処理システムと専用回路の間に１つ、この
専用回路とＩＣカードのとの間に２つのインターフェー
スを備えるが、第１のインターフェースは、後者の２つ
のインターフェースのうちの１つと同じである。これ
は、同期チップに対応する。
【００１１】
【課題を解決するための手段】従って、このハードウエ
アの複雑さを減少させ、この追加のソフトウエアインタ
ーフェースの必要を解消するために、本発明は、ＩＣカ
ードに接続される第１のグループの接続と、カードリー
ダのデータ処理システムに接続される第２のグループの
接続と、回路の動作を制御する制御レジスタとを備え
る、ＩＣカード用の専用インターフェース回路におい
て、上記第２のグループの接続は、上記の第１のグルー
プと同じサブグループの接続と、スイッチング制御接続
とを備え、上記専用インターフェース回路は、さらに、
上記スイッチング制御接続の作用下で、上記サブグルー
プの接続を上記第１のグループの対応する接続に接続す
るか、または、上記のサブグループの接続を上記制御レ
ジスタに接続することのできるスイッチング手段を備え
ることを特徴とする回路を提案するものである。本発明
のその他の特徴及び利点は、添付図面を参照して行う以
下の説明から明らかになろう。
【００１２】
【実施例】図１のインターフェース回路100 は、説明を
分かり易くするために、本発明に固有の手段に制限して
図示されている。従って、図示した要素以外に、その動
作に必要な手段及びＩＣカードをカードリーダに適応す
るのに必要な手段を全て当然備えている。これらの公知
の手段の動作は、この図では唯一のレジスタ101 で代表
して図示されている制御レジスタによって制御されてい
る。従って、専用回路の管理は、これらのレジスタの内
容を読出し、給電テスト中にそこに書き込まれた有効電
圧の品質を確認することを含む。また、ある段のレジス
タを書き込み、例えば、この同じ電圧値をプログラミン
グすることを含む。レジスタの段で、制御ワードを書き
込む。現在使用されているバージョンでは、各段には、
1 つのビットしか対応しない。この時、制御ワードは、
１ビットのワードである。
【００１３】また、専用回路は、８個の規格化された接
続を介してＩＣカードと接続されていなければならな
い。この図面には、本発明に関係する、クロック接続Ｃ
ＬＫ、トリガ接続ＲＳＴ（０へのリセット）、読出しま
たは書込み条件付け接続Ｒ／Ｗ、シリアル入力／出力接
続（Ｉ／Ｏ）しか図示していない。他の接続は、図示し
ていないが、公知のように利用されている。
【００１４】本発明によると、インターフェイス回路10
0 は、カードリーダ側では、制限された数の接続によっ
て、カードリーダのデータ処理システムと接続されてい
る。その制限された数の接続とは、例えば給電線接続の
ような図示していないが公知のいくつかの接続と、上記
のものに等しい４つの接続ＣＬＫ、ＲＳＴ、Ｒ／Ｗ、Ｉ
／Ｏのサブグループとこれらの４つの接続の選択用の第
５の接続ＲＥＧＲＷを備える、５つの接続からなるグル
ープとを含んでいる。
【００１５】それらの４つの同一の接続は、それらの４
つの同一の接続をそれぞれ、ＩＣカードの対応する４つ
の接続に接続するか、もしくは、内部接続リンク103 を
介して制御レジスタに接続することができる四重スイッ
チの入力に接続されている。ここで、『入力』という語
は、二方向接続が必要な時（例えば、Ｉ／Ｏ書込み／読
出し接続の場合）その二方向接続を可能にするために、
広い意味で理解されなければならない。スイッチ102 及
び内部接続リンク103 は、当業者には公知のあらゆる手
段で実施することができ、例えば、４つのスイッチ104
または様々なマルチプレクシング装置を備えることがあ
る。
【００１６】スイッチ104 は、原則的に、２対の並列接
続されたＮ形及びＰ形の相補トランジスタ106 及び107
に接続された入力105 を備える。これらの２対のトラン
ジスタは、その制御ゲートに、接続ＲＥＧＲＷ上に現れ
る信号と、論理インバータ108 によって発生されるその
信号の反転信号とを受ける。接続ＲＥＧＲＷ上に現れる
信号の性質によって、カードリーダの接続ＣＬＫ、ＲＳ
Ｔ、Ｉ／Ｏ及びＲ／Ｗが、ＩＣカードまたは制御レジス
タ101 に接続される。
【００１７】このスイッチングを制御するために、スイ
ッチ102 は、制御入力上に接続ＲＥＧＲＷを受け、カー
ドリーダの信号を、ＩＣカードの方に、またはレジスタ
101の方に向けることができる。通常の恒久的な動作で
は、ＩＣカードがカードリーダ内にある時、従って、イ
ンターフェイス回路100 は透過性であり、カードリーダ
のデータ処理システムから来る信号は、生じる可能性の
あるクロック遅延を受ける以外、いかなる変化もなく、
インターフェイス回路を通過して、ＩＣカードに直接入
力される。
【００１８】しかし、カードリーダのデータ処理システ
ムが制御レジスタ101 を介してインターフェイス回路10
0 の機能を制御しなければならない時、例えば、カード
リーダ内へのＩＣカードの挿入及び取り出しの時、この
データ処理システムは、接続ＲＥＧＲＷによってスイッ
チ102 の状態を制御する。これによって、４つの他の接
続の信号はレジスタ101 の方に向けられる。この時、デ
ータ処理システムは、ＩＣカードのメモリの読出及び／
または書込みを可能にするインターフェースソフトウエ
アと同一のインターフェースソフトウエアを使用して、
このレジスタ101 の読出及び／または書込みをすること
ができる。ＩＣカードは非同期型であり、このソフトウ
エアはこの種の全ＩＣカードについて公知であるので、
または、ＩＣカードが同期型であり、この場合、ＩＣカ
ードとの交換の際このソフトウエアは既に公知であるの
で、このソフトウエアは既に自由に使用できる。従っ
て、第３のソフトウエアを考案する必要がない。
【００１９】図２には、制御レジスタ101 が図示されて
おり、そのレジスタは制御ワードを記憶する段109 〜10
n を備える。このレジスタは、同期型ＩＣカードメモリ
と同様に、接続ＲＳＴ及びＣＬＫに現れる命令により、
読出すべき段または書き込む必要がある段を選択して、
アドレスされる。この段が選択されると、レジスタは、
アドレスされた段で読み出された内容をバッファ段112
に書込み、または、バッファ段112 においてカードリー
ダからロードされた情報と同じ情報をアドレスされた段
に書き込む自動装置を備える。これらの２つの動作の間
の選択は、接続Ｒ／Ｗに現れる信号の状態による。
【００２０】図３には、例えば、接続ＲＥＧＲＷが高レ
ベルにあるとき、接続ＲＥＧＲＷが、レジスタ101 の方
に他の接続を切り換えるシーケンスを図示した。一時的
に高レベルになる接続ＲＳＴによってリセットした後、
装置は、クロックＣＬＫに合わせて、接続Ｉ／Ｏによっ
て、レジスタ101 の全部の段に順番にアクセスする。レ
ジスタは、各クロックサイクル中、まず読出しをし、次
に、場合によっては、接続Ｒ／Ｗ上に現れる命令に応じ
て、書込みをするように構成されている。そこで、図面
には、段109 の読出し、次にその読出しに続いて、段11
0 の書込み（Ｒ／Ｗが高レベルになる）、段110 の読出
し（Ｒ／Ｗが低レベルになる）を連続して図示した。
【００２１】従って、本発明によって、専用インターフ
ェス回路100 とカードリーダのデータ処理システムとの
間の接続数を制限し、データ処理システムとインターフ
ェス回路との間、及び、データ処理システムとＩＣカー
ドとの間で、１つのソフトウエアインターフェース（す
なわちプロトコル）を使用することができる。
【図面の簡単な説明】
【図１】 本発明によるインターフェース回路を単純化
して図示したものである。
【図２】 制御レジスタの管理を単純化して図示したも
のである。
【図３】 専用回路の制御レジスタ内の書込みシーケン
スの概略図である。
【符号の簡単な説明】
100 インターフェース回路 101 制御レジスタ 102 スイッチ 103 内部接続 104 スイッチ 105 入力 106 、107 トランジスタ 108 論理インバータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ティエリ カーリッシュ フランス国 13400 オーバニュ トラヴ ェルス デ ゾーブ （番地なし） レジ ダンス クレール ソレイユ バティマン ベー (72)発明者 ジャセック コヴァルスキー フランス国 13530 トレ レ ジャルダ ン ドゥ セニエール 50 (72)発明者 パトリス ペイレ フランス国 13100 エクス アン プロ ヴァンス シュマン ドゥ サン ドナ ノール 3720

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣカードに接続される第１のグループ
    の接続と、カードリーダのデータ処理システムに接続さ
    れる第２のグループの接続と、回路の動作を制御する制
    御レジスタとを備える、ＩＣカード用の専用インターフ
    ェース回路において、上記第２のグループの接続は、上
    記の第１のグループと同じサブグループの接続と、スイ
    ッチング制御接続とを有し、上記専用インターフェース
    回路はさらに、上記スイッチング制御接続の作用下で、
    上記サブグループの接続を上記第１のグループの対応す
    る接続に接続するか、または、上記のサブグループの接
    続を上記制御レジスタに接続することのできるスイッチ
    ング手段を備えることを特徴とする回路。
  2. 【請求項２】 上記制御レジスタは、上記カードリーダ
    のデータ処理システムからのサブグループ接続を介し
    て、と同期型ＩＣカードの読出／書込みインターフェー
    スと同じソフトウエアインターフェースで、読出及び／
    または書込みが可能であるように組織化されていること
    を特徴とする請求項１に記載の回路。
  3. 【請求項３】 上記第１のグループの接続及び上記サブ
    グループの接続は、クロック接続と、リセット接続と、
    読出または書込構成接続と、入出力接続とを備えること
    を特徴とする請求項１または２に記載の回路。
JP31785892A 1991-10-31 1992-11-02 Ｉｃカード用インターフェース回路 Expired - Fee Related JP3157932B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9113528A FR2683342B1 (fr) 1991-10-31 1991-10-31 Circuit d'interface pour carte a circuit integre.
FR9113528 1991-10-31

Publications (2)

Publication Number Publication Date
JPH0628528A true JPH0628528A (ja) 1994-02-04
JP3157932B2 JP3157932B2 (ja) 2001-04-23

Family

ID=9418552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31785892A Expired - Fee Related JP3157932B2 (ja) 1991-10-31 1992-11-02 Ｉｃカード用インターフェース回路

Country Status (4)

Country Link
US (1) US5327018A (ja)
EP (1) EP0540427A1 (ja)
JP (1) JP3157932B2 (ja)
FR (1) FR2683342B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU640978B2 (en) * 1989-12-28 1993-09-09 Yoshino Kogyosho Co., Ltd. Liquid sprayer

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508650A (en) * 1995-03-30 1996-04-16 Maxim Integrated Products, Inc. Dual feature input/timing pin
US5679945A (en) * 1995-03-31 1997-10-21 Cybermark, L.L.C. Intelligent card reader having emulation features
DE19522527A1 (de) * 1995-06-23 1997-01-02 Ibm Verfahren zur Vereinfachung der Kommunikation mit Chipkarten
FR2739706B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
FR2739737B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
DE19604045A1 (de) * 1996-02-05 1997-08-07 Siemens Ag Vorrichtung zum Verarbeiten und Speichern von Daten
US5905401A (en) * 1996-09-09 1999-05-18 Micron Technology, Inc. Device and method for limiting the extent to which circuits in integrated circuit dice electrically load bond pads and other circuit nodes in the dice
US5832305A (en) * 1996-12-02 1998-11-03 Ncr Corporation Multiple stage analog bi-directional selector utilizing coupled pairs of bi-polar junction transistors connected to pull-up resistors
JPH10242396A (ja) * 1997-03-03 1998-09-11 Mitsubishi Electric Corp クロックドライバ回路及び半導体集積回路装置
KR100292404B1 (ko) * 1998-01-19 2001-06-01 윤종용 겸용전송회로및이를이용한겸용입력방법
US6055592A (en) * 1998-02-09 2000-04-25 Motorola, Inc. Smart card authentication system comprising means for converting user identification and digital signature to pointing device position data and vice versa using lut
KR20030072203A (ko) * 2000-02-04 2003-09-13 콸콤 인코포레이티드 모뎀 및 가입자 인터페이스 모듈 사이의 인터페이스
US7198199B2 (en) * 2005-02-04 2007-04-03 Chun-Hsin Ho Dual universal integrated circuit card (UICC) system for a portable device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3312932A1 (de) * 1983-04-11 1984-10-11 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung, bei der eine schreibende einheit hochohmig von einer datenleitung abschaltbar ist und bei der schlafmittel zum beaufschlagen der abgeschalteten datenleitung mit einem kontroll-datenwort vorgesehen sind
DE3614208C2 (de) * 1986-04-26 1995-05-11 Asea Brown Boveri Anordnung zum Anschluß einer Leistungsausgabeschaltung an eine Buskoppeleinrichtung
FR2609831B1 (fr) * 1987-01-16 1989-03-31 Thomson Semiconducteurs Circuit de lecture pour memoire
FR2610134B1 (fr) * 1987-01-27 1989-03-31 Thomson Semiconducteurs Circuit de lecture pour memoire
FR2613491B1 (fr) * 1987-04-03 1989-07-21 Thomson Csf Dispositif de detection du niveau haut d'une tension en technologie mos
FR2617979B1 (fr) * 1987-07-10 1989-11-10 Thomson Semiconducteurs Dispositif de detection de la depassivation d'un circuit integre
FR2618579B1 (fr) * 1987-07-21 1989-11-10 Thomson Semiconducteurs Circuit integre a memoire comportant un dispositif anti-fraude
US5000371A (en) * 1987-08-24 1991-03-19 Cooper Industries, Inc. Method of producing a metallic interface
FR2622019B1 (fr) * 1987-10-19 1990-02-09 Thomson Semiconducteurs Dispositif de test structurel d'un circuit integre
FR2623018B1 (fr) * 1987-11-06 1990-02-09 Thomson Semiconducteurs Circuit integre protege contre les decharges electrostatiques avec seuil de protection variable
US4959197A (en) * 1988-09-07 1990-09-25 Bio-Rad Laboratories, Inc. Filter canister for immunoassays
FR2649817B1 (fr) * 1989-07-13 1993-12-24 Gemplus Card International Carte a microcircuit protegee contre l'intrusion
FR2673016B1 (fr) * 1991-02-19 1993-04-30 Gemplus Card Int Procede de protection d'un circuit integre contre les utilisations frauduleuses.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU640978B2 (en) * 1989-12-28 1993-09-09 Yoshino Kogyosho Co., Ltd. Liquid sprayer

Also Published As

Publication number Publication date
FR2683342A1 (fr) 1993-05-07
JP3157932B2 (ja) 2001-04-23
US5327018A (en) 1994-07-05
EP0540427A1 (fr) 1993-05-05
FR2683342B1 (fr) 1994-01-07

Similar Documents

Publication Publication Date Title
US5111423A (en) Programmable interface for computer system peripheral circuit card
US8423701B2 (en) Flash memory device with a low pin count (LPC) communication interface
JPH0628528A (ja) Ｉｃカード用インターフェース回路
US10971237B2 (en) Semiconductor device
US5465106A (en) Generic driver interface card
US4947478A (en) Switching control system for multipersonality computer system
US6738308B2 (en) Asynchronous flash-EEPROM behaving like a synchronous RAM/ROM
US4504926A (en) Mode setting control system
JPH0567039A (ja) Ｄｍａチヤネル制御装置
JP2784550B2 (ja) 半導体記憶装置
KR0147703B1 (ko) 피씨아이 버스에서 플러그/플레이를 위한 배치회로
JP2798398B2 (ja) シリアルメモリ装置
KR20030085046A (ko) 동기 비휘발성 메모리 소자용 독립 비동기 부트 블록
US6611462B2 (en) Semiconductor integrated circuit
US5821798A (en) Method for determining whether bi-directional or unidirectional data line circuits are used
US6240496B1 (en) Architecture and configuring method for a computer expansion board
JP2004185619A (ja) クロックソースを切り替えるシステムおよび方法
JPS60113392A (ja) 半導体メモリ装置
US5889706A (en) Apparatus for and method of terminal setting of integrated circuit
JP4328790B2 (ja) 半導体集積回路
JP2001318907A (ja) フラッシュメモリ内蔵マイクロコンピュータ
JPH0254494A (ja) Ｒａｍ制御回路
JP2000020498A (ja) マイクロコンピュータおよびその復帰方法
JP2000339063A (ja) 通信装置
JPS6148057A (ja) アドレス選択回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010116

LAPS Cancellation because of no payment of annual fees