JP2000020498A - マイクロコンピュータおよびその復帰方法 - Google Patents
マイクロコンピュータおよびその復帰方法Info
- Publication number
- JP2000020498A JP2000020498A JP10187788A JP18778898A JP2000020498A JP 2000020498 A JP2000020498 A JP 2000020498A JP 10187788 A JP10187788 A JP 10187788A JP 18778898 A JP18778898 A JP 18778898A JP 2000020498 A JP2000020498 A JP 2000020498A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- initial state
- input
- microcomputer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電源電圧降下後の動作復帰を行う場合に特定
の内部回路のみを初期状態に設定し直すことができるマ
イクロコンピュータおよびその復帰方法を提供する。 【解決手段】 各種の命令を実行する中央処理装置４
と、中央処理装置４が実行する命令を保持する命令メモ
リ９と、中央処理装置４の実行に必要な情報を一時的に
保持するデータメモリ７と、外部との通信を行う入出力
回路１０と、電源電圧を監視し、電圧降下時には検出信
号ａを出力する低電圧検出回路２と、検出信号ａを入力
すると、入出力回路１０を初期化し、入出力回路１０を
初期状態に設定する初期状態設定手段とを有するマイク
ロコンピュータである。
の内部回路のみを初期状態に設定し直すことができるマ
イクロコンピュータおよびその復帰方法を提供する。 【解決手段】 各種の命令を実行する中央処理装置４
と、中央処理装置４が実行する命令を保持する命令メモ
リ９と、中央処理装置４の実行に必要な情報を一時的に
保持するデータメモリ７と、外部との通信を行う入出力
回路１０と、電源電圧を監視し、電圧降下時には検出信
号ａを出力する低電圧検出回路２と、検出信号ａを入力
すると、入出力回路１０を初期化し、入出力回路１０を
初期状態に設定する初期状態設定手段とを有するマイク
ロコンピュータである。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧を監視し
て復帰動作を行うマイクロコンピュータおよびその復帰
方法に関し、特に、特定の内部回路の復帰のみが可能な
マイクロコンピュータおよびその復帰方法に関する。
て復帰動作を行うマイクロコンピュータおよびその復帰
方法に関し、特に、特定の内部回路の復帰のみが可能な
マイクロコンピュータおよびその復帰方法に関する。
【０００２】
【従来の技術】通常、マイクロコンピュータの動作中に
電源電圧が保証電圧値以下になった場合、電源電圧が保
証電圧内に復帰後にすべての内部回路の状態を強制的に
初期化し、ある定められた状態（初期状態）に設定し直
しマイクロコンピュータの復帰を図っている。また、電
源投入後や、マイクロコンピュータの動作中にある予期
しない状態に動作が入ってしまった場合、ある所定の動
作を永久に繰返してしまうような場合であってもやはり
上記と同じ方法でマイクロコンピュータの復帰が必要と
なる。
電源電圧が保証電圧値以下になった場合、電源電圧が保
証電圧内に復帰後にすべての内部回路の状態を強制的に
初期化し、ある定められた状態（初期状態）に設定し直
しマイクロコンピュータの復帰を図っている。また、電
源投入後や、マイクロコンピュータの動作中にある予期
しない状態に動作が入ってしまった場合、ある所定の動
作を永久に繰返してしまうような場合であってもやはり
上記と同じ方法でマイクロコンピュータの復帰が必要と
なる。
【０００３】以下、図３を参照して従来のマイクロコン
ピュータおよびその復帰方法について説明する。図３は
従来のマイクロコンピュータの一構成例を示すブロック
図である。このマイクロコンピュータ１０１は、各種の
命令（プログラム）を実行する中央処理装置（ここで
は、単にＣＰＵと記す）４と、プログラムを設置するた
めの命令メモリ９と、ＣＰＵ４の実行に必要な情報を一
時的に保持するデータメモリ７と、複数のポートからな
る外部端子１１を有し、マイクロコンピュータ１０１の
外部との通信を行う入出力回路１０とを有し、これらは
データバス、アドレスバス等で構成されるバス１２にそ
れぞれ接続されている。さらに、ＣＰＵ４の内部にはこ
のＣＰＵ４が次に実行する命令プログラムのアドレスを
保持するプログラムカウンタ（ここでは、単にＰＣと記
す）８が内蔵されている（なお、図３では説明の都合上
ＰＣ８はＣＰＵ４の外に記載されている）。
ピュータおよびその復帰方法について説明する。図３は
従来のマイクロコンピュータの一構成例を示すブロック
図である。このマイクロコンピュータ１０１は、各種の
命令（プログラム）を実行する中央処理装置（ここで
は、単にＣＰＵと記す）４と、プログラムを設置するた
めの命令メモリ９と、ＣＰＵ４の実行に必要な情報を一
時的に保持するデータメモリ７と、複数のポートからな
る外部端子１１を有し、マイクロコンピュータ１０１の
外部との通信を行う入出力回路１０とを有し、これらは
データバス、アドレスバス等で構成されるバス１２にそ
れぞれ接続されている。さらに、ＣＰＵ４の内部にはこ
のＣＰＵ４が次に実行する命令プログラムのアドレスを
保持するプログラムカウンタ（ここでは、単にＰＣと記
す）８が内蔵されている（なお、図３では説明の都合上
ＰＣ８はＣＰＵ４の外に記載されている）。
【０００４】ここで、このマイクロコンピュータ１０１
はさらに、マイクロコンピュータ１０１の復帰動作を行
うために、低電圧検出回路２、ウォッチドッグ・タイマ
（以下、単にＷＤＴと記す）３、３入力ＯＲ回路１０
２、ＰＣ初期化回路６を有している。低電圧検出回路２
はマイクロコンピュータ１０１の外部から供給される電
源電圧ＶDDの電圧値をモニターする。そして、電源電圧
ＶDDの電圧値が保証電圧値以下に降下した場合その後保
証電圧値内に復帰後にハイレベルの低電圧検知信号ａを
ＯＲ回路１０２に出力する。ＷＤＴ３はマイクロコンピ
ュータ１０１の動作を監視し、一定時間経過後も所定の
応答がない場合にハイレベルのＷＤＴ検知信号をＯＲ回
路１０２に出力する。さらにＯＲ回路１０２はハイレベ
ルの外部リセット信号ＲＥＳＥＴを入力する。ＯＲ回路
１０２は入力する低電圧検出信号ａ、ＷＤＴ検出信号ｂ
あるいはＲＥＳＥＴ信号ｃのうち少なくとも一つの信号
がハイレベルであればハイレベルの初期化信号ｄを出力
する。初期化信号ｄはＣＰＵ４、データメモリ７、入出
力回路１０それぞれのリセット端子に入力され、ハイレ
ベル入力時にそれぞれを初期化する。さらに、初期化信
号ｄはＰＣ初期化回路６に入力される。このハイレベル
の初期化信号ｄを入力したＰＣ初期化回路６はＰＣ８が
示すアドレスを命令メモリ９の先頭アドレスに変更する
ＰＣ初期化信号ｅをＰＣ８に出力する。命令メモリ９は
ＰＣ８が出力した先頭アドレスを入力し、先頭アドレス
に格納された命令プログラムをバス１２を介してＣＰＵ
４、データメモリ７、入出力回路１０に出力する。
はさらに、マイクロコンピュータ１０１の復帰動作を行
うために、低電圧検出回路２、ウォッチドッグ・タイマ
（以下、単にＷＤＴと記す）３、３入力ＯＲ回路１０
２、ＰＣ初期化回路６を有している。低電圧検出回路２
はマイクロコンピュータ１０１の外部から供給される電
源電圧ＶDDの電圧値をモニターする。そして、電源電圧
ＶDDの電圧値が保証電圧値以下に降下した場合その後保
証電圧値内に復帰後にハイレベルの低電圧検知信号ａを
ＯＲ回路１０２に出力する。ＷＤＴ３はマイクロコンピ
ュータ１０１の動作を監視し、一定時間経過後も所定の
応答がない場合にハイレベルのＷＤＴ検知信号をＯＲ回
路１０２に出力する。さらにＯＲ回路１０２はハイレベ
ルの外部リセット信号ＲＥＳＥＴを入力する。ＯＲ回路
１０２は入力する低電圧検出信号ａ、ＷＤＴ検出信号ｂ
あるいはＲＥＳＥＴ信号ｃのうち少なくとも一つの信号
がハイレベルであればハイレベルの初期化信号ｄを出力
する。初期化信号ｄはＣＰＵ４、データメモリ７、入出
力回路１０それぞれのリセット端子に入力され、ハイレ
ベル入力時にそれぞれを初期化する。さらに、初期化信
号ｄはＰＣ初期化回路６に入力される。このハイレベル
の初期化信号ｄを入力したＰＣ初期化回路６はＰＣ８が
示すアドレスを命令メモリ９の先頭アドレスに変更する
ＰＣ初期化信号ｅをＰＣ８に出力する。命令メモリ９は
ＰＣ８が出力した先頭アドレスを入力し、先頭アドレス
に格納された命令プログラムをバス１２を介してＣＰＵ
４、データメモリ７、入出力回路１０に出力する。
【０００５】以上のようにして、命令メモリ９に格納さ
れた命令プログラムを先頭アドレスから順に実行するこ
とでＣＰＵ４、データメモリ７、入出力回路１０の状態
を初期状態に再び設定し直し、マイクロコンピュータ１
０１の動作復帰を図ることができる。
れた命令プログラムを先頭アドレスから順に実行するこ
とでＣＰＵ４、データメモリ７、入出力回路１０の状態
を初期状態に再び設定し直し、マイクロコンピュータ１
０１の動作復帰を図ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
マイクロコンピュータおよびその復帰方法には次のよう
な問題があった。まず第１の問題点は、電源電圧降下の
場合にも内部回路の状態がそのまま保持されているか否
かに関わらず、すべての内部回路を初期状態に設定し直
しているので動作復帰に非常に長い時間を必要とする点
である。つまり、電源電圧降下の場合ＣＰＵやデータメ
モリはそのままの状態を保持する場合がほとんどであ
る。したがって、外部装置とのインターフェースの不具
合回避のために、入出力回路の状態だけを初期状態に設
定し直せば十分である。ところが、従来の復帰方法では
ＣＰＵ等も初期状態に設定し直しているため動作復帰に
非常に時間がかかることになる。図４は従来の復帰方法
の動作を示すフローチャートであるが、特に、ステップ
Ｓ１０２におけるデータメモリ消去は非常に長い時間を
要するものである。たとえば１バイトごとに書き込み命
令によってデータメモリ消去を行うマイクロコンピュー
タの場合、１Ｋバイトのデータメモリを消去するのに約
８０００マシンサイクルの時間が必要となる。
マイクロコンピュータおよびその復帰方法には次のよう
な問題があった。まず第１の問題点は、電源電圧降下の
場合にも内部回路の状態がそのまま保持されているか否
かに関わらず、すべての内部回路を初期状態に設定し直
しているので動作復帰に非常に長い時間を必要とする点
である。つまり、電源電圧降下の場合ＣＰＵやデータメ
モリはそのままの状態を保持する場合がほとんどであ
る。したがって、外部装置とのインターフェースの不具
合回避のために、入出力回路の状態だけを初期状態に設
定し直せば十分である。ところが、従来の復帰方法では
ＣＰＵ等も初期状態に設定し直しているため動作復帰に
非常に時間がかかることになる。図４は従来の復帰方法
の動作を示すフローチャートであるが、特に、ステップ
Ｓ１０２におけるデータメモリ消去は非常に長い時間を
要するものである。たとえば１バイトごとに書き込み命
令によってデータメモリ消去を行うマイクロコンピュー
タの場合、１Ｋバイトのデータメモリを消去するのに約
８０００マシンサイクルの時間が必要となる。
【０００７】また、データメモリに記憶されていたデー
タがすべて消去されてしまうという第２の問題点もあっ
た。そのため、動作復帰後にもう一度最初からデータ入
力を行わなければならなかった。
タがすべて消去されてしまうという第２の問題点もあっ
た。そのため、動作復帰後にもう一度最初からデータ入
力を行わなければならなかった。
【０００８】本発明は上記事情に鑑みて成されたもので
あり、その目的は、電源電圧降下後の動作復帰を行う場
合に特定の内部回路のみを初期状態に設定し直すことが
できるマイクロコンピュータおよびその復帰方法を提供
することである。ここで内部回路とはＣＰＵ、データメ
モリ、入出力回路等を意味する。
あり、その目的は、電源電圧降下後の動作復帰を行う場
合に特定の内部回路のみを初期状態に設定し直すことが
できるマイクロコンピュータおよびその復帰方法を提供
することである。ここで内部回路とはＣＰＵ、データメ
モリ、入出力回路等を意味する。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、電源電圧を監視し、電圧降
下時には検出信号を出力する低電圧検出回路と、各種の
命令を格納する命令メモリと、複数個の内部回路と、前
記検出信号を入力すると、前記複数個の内部回路のうち
少なくとも一つを選択的に初期化し、この内部回路を初
期状態に設定する初期状態設定手段とを有するマイクロ
コンピュータであることを特徴とする。
め、請求項１記載の発明は、電源電圧を監視し、電圧降
下時には検出信号を出力する低電圧検出回路と、各種の
命令を格納する命令メモリと、複数個の内部回路と、前
記検出信号を入力すると、前記複数個の内部回路のうち
少なくとも一つを選択的に初期化し、この内部回路を初
期状態に設定する初期状態設定手段とを有するマイクロ
コンピュータであることを特徴とする。
【００１０】請求項２記載の発明は、請求項１記載のマ
イクロコンピュータにおいて、前記初期状態設定手段
は、前記検出信号を特定の内部回路のみに出力する制御
回路を有するマイクロコンピュータであることである。
イクロコンピュータにおいて、前記初期状態設定手段
は、前記検出信号を特定の内部回路のみに出力する制御
回路を有するマイクロコンピュータであることである。
【００１１】請求項３記載の発明は、各種の命令を実行
する中央処理装置と、この中央処理装置が実行する命令
を保持する命令メモリと、前記中央処理装置の実行に必
要な情報を一時的に保持するデータメモリと、外部との
通信を行う入出力回路と、電源電圧を監視し、電圧降下
時には検出信号を出力する低電圧検出回路と、前記検出
信号を入力すると、前記入出力回路を初期化し、この入
出力回路を初期状態に設定する初期状態設定手段とを有
するマイクロコンピュータであることである。
する中央処理装置と、この中央処理装置が実行する命令
を保持する命令メモリと、前記中央処理装置の実行に必
要な情報を一時的に保持するデータメモリと、外部との
通信を行う入出力回路と、電源電圧を監視し、電圧降下
時には検出信号を出力する低電圧検出回路と、前記検出
信号を入力すると、前記入出力回路を初期化し、この入
出力回路を初期状態に設定する初期状態設定手段とを有
するマイクロコンピュータであることである。
【００１２】請求項４記載の発明は、請求項３記載のマ
イクロコンピュータにおいて、前記初期状態設定手段
は、前記検出信号を前記入出力回路のみに出力する第１
の制御回路と、前記中央処理装置が実行する命令を、前
記入出力回路を初期状態に設定する命令とする第２の制
御回路とを有するマイクロコンピュータであることであ
る。
イクロコンピュータにおいて、前記初期状態設定手段
は、前記検出信号を前記入出力回路のみに出力する第１
の制御回路と、前記中央処理装置が実行する命令を、前
記入出力回路を初期状態に設定する命令とする第２の制
御回路とを有するマイクロコンピュータであることであ
る。
【００１３】請求項５記載の発明は、電源電圧を監視す
るステップと、電源電圧の降下が検出されると、複数個
の内部回路のうち少なくとも一つを選択的に初期化し、
この内部回路を初期状態に設定するステップとを有する
マイクロコンピュータの復帰方法であることである。
るステップと、電源電圧の降下が検出されると、複数個
の内部回路のうち少なくとも一つを選択的に初期化し、
この内部回路を初期状態に設定するステップとを有する
マイクロコンピュータの復帰方法であることである。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の実施の形態
に係るマイクロコンピュータの一構成例を示すブロック
図である。従来例の図３と同一部分には同一符号が付し
てある。このマイクロコンピュータ１は、各種の命令
（プログラム）を実行する中央処理装置（ＣＰＵ）４
と、プログラムを設置するための命令メモリ９と、ＣＰ
Ｕ４の実行に必要な情報を一時的に保持するデータメモ
リ７と、複数のポートからなる外部端子１１を有し、マ
イクロコンピュータ１の外部との通信を行う入出力回路
１０とを有し、これらはデータバス、アドレスバス等で
構成されるバス１２にそれぞれ接続されている。さら
に、ＣＰＵ４の内部にはこのＣＰＵ４が次に実行する命
令プログラムのアドレスを保持するプログラムカウンタ
（ＰＣ）８が内蔵されている（図１では説明の都合上Ｐ
Ｃ８はＣＰＵ４の外に記載されている）。
て図面を参照して説明する。図１は本発明の実施の形態
に係るマイクロコンピュータの一構成例を示すブロック
図である。従来例の図３と同一部分には同一符号が付し
てある。このマイクロコンピュータ１は、各種の命令
（プログラム）を実行する中央処理装置（ＣＰＵ）４
と、プログラムを設置するための命令メモリ９と、ＣＰ
Ｕ４の実行に必要な情報を一時的に保持するデータメモ
リ７と、複数のポートからなる外部端子１１を有し、マ
イクロコンピュータ１の外部との通信を行う入出力回路
１０とを有し、これらはデータバス、アドレスバス等で
構成されるバス１２にそれぞれ接続されている。さら
に、ＣＰＵ４の内部にはこのＣＰＵ４が次に実行する命
令プログラムのアドレスを保持するプログラムカウンタ
（ＰＣ）８が内蔵されている（図１では説明の都合上Ｐ
Ｃ８はＣＰＵ４の外に記載されている）。
【００１５】ここで、マイクロコンピュータ１はさら
に、低電圧検出回路２、ウォッチドッグ・タイマ（ＷＤ
Ｔ）３、ＰＣ設定回路５、ＰＣ初期化回路６、第１の２
入力ＯＲ回路１３および第２の２入力ＯＲ回路１４を有
している。ＷＤＴ３はマイクロコンピュータ１の動作を
監視し、一定時間経過後も所定の応答がない場合にハイ
レベルのＷＤＴ検知信号ｂを第１のＯＲ回路１３に出力
する。また、第１のＯＲ回路１３はハイレベルの外部リ
セット信号ＲＥＳＥＴを入力する。第１のＯＲ回路１３
は入力するＷＤＴ検出信号ｂあるいはＲＥＳＥＴ信号ｃ
のうち少なくとも一方がハイレベルであればハイレベル
の第１の初期化信号ｆを出力する。第１の初期化信号ｆ
はＣＰＵ４、データメモリ７それぞれのリセット端子に
入力され、ハイレベル入力時にそれぞれを初期化する。
また、第１の初期化信号ｆは第２のＯＲ回路１４に入力
され、ハイレベル入力時にはさらにハイレベルの第２の
初期化信号ｇを入出力回路１０のリセット端子に入力す
る。そして入出力回路１０も初期化される。さらに、第
１の初期化信号ｆはＰＣ初期化回路６に入力される。こ
のハイレベルの第１の初期化信号ｆを入力したＰＣ初期
化回路６はＰＣ８が示すアドレスを命令メモリ９の先頭
アドレスに変更するＰＣ初期化信号ｅをＰＣ８に出力す
る。命令メモリ９はＰＣ８が出力した先頭アドレスを入
力し、先頭アドレスに格納された命令プログラムをバス
１２を介してＣＰＵ４、データメモリ７、入出力回路１
０に出力する。
に、低電圧検出回路２、ウォッチドッグ・タイマ（ＷＤ
Ｔ）３、ＰＣ設定回路５、ＰＣ初期化回路６、第１の２
入力ＯＲ回路１３および第２の２入力ＯＲ回路１４を有
している。ＷＤＴ３はマイクロコンピュータ１の動作を
監視し、一定時間経過後も所定の応答がない場合にハイ
レベルのＷＤＴ検知信号ｂを第１のＯＲ回路１３に出力
する。また、第１のＯＲ回路１３はハイレベルの外部リ
セット信号ＲＥＳＥＴを入力する。第１のＯＲ回路１３
は入力するＷＤＴ検出信号ｂあるいはＲＥＳＥＴ信号ｃ
のうち少なくとも一方がハイレベルであればハイレベル
の第１の初期化信号ｆを出力する。第１の初期化信号ｆ
はＣＰＵ４、データメモリ７それぞれのリセット端子に
入力され、ハイレベル入力時にそれぞれを初期化する。
また、第１の初期化信号ｆは第２のＯＲ回路１４に入力
され、ハイレベル入力時にはさらにハイレベルの第２の
初期化信号ｇを入出力回路１０のリセット端子に入力す
る。そして入出力回路１０も初期化される。さらに、第
１の初期化信号ｆはＰＣ初期化回路６に入力される。こ
のハイレベルの第１の初期化信号ｆを入力したＰＣ初期
化回路６はＰＣ８が示すアドレスを命令メモリ９の先頭
アドレスに変更するＰＣ初期化信号ｅをＰＣ８に出力す
る。命令メモリ９はＰＣ８が出力した先頭アドレスを入
力し、先頭アドレスに格納された命令プログラムをバス
１２を介してＣＰＵ４、データメモリ７、入出力回路１
０に出力する。
【００１６】一方、電源電圧ＶDDの降下時には低電圧検
出回路２がハイレベルの低電圧検出信号ａを出力する。
この低電圧検出信号ａは第２のＯＲ回路１４に入力さ
れ、ハイレベル入力時にハイレベルの第２の初期化信号
ｇを入出力回路１０のリセット端子に入力する。したが
って入出力回路１０のみが初期化される。また、低電圧
検出信号ａはＰＣ設定回路５に入力される。ＰＣ設定回
路５はハイレベルの低電圧検出信号ａを入力すると、Ｐ
Ｃ８が示すアドレスを入出力回路１０の初期状態を設定
する命令プログラムの格納されている領域の先頭アドレ
スに変更するＰＣ指定値設定信号ｈをＰＣ８に出力す
る。命令メモリ９はＰＣ８が出力したアドレスを入力
し、そのアドレスに格納された入出力回路１０の初期状
態設定プログラムをバス１２を介して入出力回路１０に
出力する。
出回路２がハイレベルの低電圧検出信号ａを出力する。
この低電圧検出信号ａは第２のＯＲ回路１４に入力さ
れ、ハイレベル入力時にハイレベルの第２の初期化信号
ｇを入出力回路１０のリセット端子に入力する。したが
って入出力回路１０のみが初期化される。また、低電圧
検出信号ａはＰＣ設定回路５に入力される。ＰＣ設定回
路５はハイレベルの低電圧検出信号ａを入力すると、Ｐ
Ｃ８が示すアドレスを入出力回路１０の初期状態を設定
する命令プログラムの格納されている領域の先頭アドレ
スに変更するＰＣ指定値設定信号ｈをＰＣ８に出力す
る。命令メモリ９はＰＣ８が出力したアドレスを入力
し、そのアドレスに格納された入出力回路１０の初期状
態設定プログラムをバス１２を介して入出力回路１０に
出力する。
【００１７】上述したように、マイクロコンピュータ１
の外部から入力される外部リセット信号ｃまたはＷＤＴ
３から出力されるＷＤＴ検出信号ｂによる動作復帰の場
合には第１の初期化信号ｆでＣＰＵ３およびデータメモ
リ７が初期化され、第２の初期化信号ｇで入出力回路１
０が初期化される。さらに、ハイレベルの第１の初期化
信号ｆを入力したＰＣ初期化回路６はＰＣ８を初期値に
設定する。したがって、ＣＰＵ４、データメモリ７およ
び入出力回路１０のすべてが初期状態に設定される。一
方、低電圧検出回路２から出力される低電圧検出信号ａ
による動作復帰の場合には第２の初期化信号ｇで入出力
回路１０のみが初期化される。そして、ハイレベルの低
電圧検出信号ａを入力したＰＣ設定回路５は予め指定さ
れているアドレス（ここでは、入出力回路の初期状態設
定プログラムの格納されている領域の先頭アドレス）に
ＰＣ８を設定する。したがって、入出力回路１０のみを
初期状態に設定することができる。すなわち、図２は本
実施の形態に係る復帰方法の動作を示すフローチャート
であるが、従来データメモリ消去に必要であった時間が
不要となる。
の外部から入力される外部リセット信号ｃまたはＷＤＴ
３から出力されるＷＤＴ検出信号ｂによる動作復帰の場
合には第１の初期化信号ｆでＣＰＵ３およびデータメモ
リ７が初期化され、第２の初期化信号ｇで入出力回路１
０が初期化される。さらに、ハイレベルの第１の初期化
信号ｆを入力したＰＣ初期化回路６はＰＣ８を初期値に
設定する。したがって、ＣＰＵ４、データメモリ７およ
び入出力回路１０のすべてが初期状態に設定される。一
方、低電圧検出回路２から出力される低電圧検出信号ａ
による動作復帰の場合には第２の初期化信号ｇで入出力
回路１０のみが初期化される。そして、ハイレベルの低
電圧検出信号ａを入力したＰＣ設定回路５は予め指定さ
れているアドレス（ここでは、入出力回路の初期状態設
定プログラムの格納されている領域の先頭アドレス）に
ＰＣ８を設定する。したがって、入出力回路１０のみを
初期状態に設定することができる。すなわち、図２は本
実施の形態に係る復帰方法の動作を示すフローチャート
であるが、従来データメモリ消去に必要であった時間が
不要となる。
【００１８】以上説明したように、本発明の実施の形態
によれば、電源電圧降下後の動作復帰を行う場合に入出
力回路のみを初期状態に設定し直すことができるので、
動作復帰を短時間の行うことができる。しかも、データ
メモリは初期状態に設定されないので、記憶されている
データは消去されず、動作復帰後に再度データ処理ある
いはデータ入力を行う必要もなくなる。
によれば、電源電圧降下後の動作復帰を行う場合に入出
力回路のみを初期状態に設定し直すことができるので、
動作復帰を短時間の行うことができる。しかも、データ
メモリは初期状態に設定されないので、記憶されている
データは消去されず、動作復帰後に再度データ処理ある
いはデータ入力を行う必要もなくなる。
【００１９】
【発明の効果】本発明によれば、電源電圧降下時の動作
復帰に要する時間が短く、情報保持信頼性に優れたマイ
クロコンピュータおよびその復帰方法を提供することが
できる。
復帰に要する時間が短く、情報保持信頼性に優れたマイ
クロコンピュータおよびその復帰方法を提供することが
できる。
【００２０】また、本発明によれば、少なくとも入出力
回路だけは初期状態に設定し直されるので、インターフ
ェースは正常となりラッチアップなどによるマイクロコ
ンピュータの破壊を招くこともない。
回路だけは初期状態に設定し直されるので、インターフ
ェースは正常となりラッチアップなどによるマイクロコ
ンピュータの破壊を招くこともない。
【図１】本発明の実施の形態に係るマイクロコンピュー
タの一構成例を示すブロック図である。
タの一構成例を示すブロック図である。
【図２】図１のマイクロコンピュータの復帰動作を示す
フローチャートである。
フローチャートである。
【図３】従来のマイクロコンピュータの一構成例を示す
ブロック図である。
ブロック図である。
【図４】図３のマイクロコンピュータの復帰動作を示す
フローチャートである。
フローチャートである。
１、１０１ マイクロコンピュータ ２ 低電圧検出回路 ３ ウォッチドッグ・タイマ（ＷＤＴ） ４ 中央処理装置（ＣＰＵ） ５ ＰＣ設定回路 ６ ＰＣ初期化回路 ７ データメモリ ８ プログラムカウンタ ９ 命令メモリ １０ 入出力回路 １１ 外部端子 １２ バス １３ 第１の２入力ＯＲ回路 １４ 第２の２入力ＯＲ回路 １０２ ２入力ＯＲ回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B054 AA01 BB05 CC01 5B062 AA08 CC01 HH09 HH10 5F038 DF04 DF05 DF14 DT12 EZ20
Claims (5)
- 【請求項１】 電源電圧を監視し、電圧降下時には検出
信号を出力する低電圧検出回路と、 各種の命令を格納する命令メモリと、 複数個の内部回路と、 前記検出信号を入力すると、前記複数個の内部回路のう
ち少なくとも一つを選択的に初期化し、この内部回路を
初期状態に設定する初期状態設定手段とを有することを
特徴とするマイクロコンピュータ。 - 【請求項２】 前記初期状態設定手段は、前記検出信号
を特定の内部回路のみに出力する制御回路を有すること
を特徴とする請求項１記載のマイクロコンピュータ。 - 【請求項３】 各種の命令を実行する中央処理装置と、 この中央処理装置が実行する命令を保持する命令メモリ
と、 前記中央処理装置の実行に必要な情報を一時的に保持す
るデータメモリと、 外部との通信を行う入出力回路と、 電源電圧を監視し、電圧降下時には検出信号を出力する
低電圧検出回路と、 前記検出信号を入力すると、前記入出力回路を初期化
し、この入出力回路を初期状態に設定する初期状態設定
手段とを有することを特徴とするマイクロコンピュー
タ。 - 【請求項４】 前記初期状態設定手段は、 前記検出信号を前記入出力回路のみに出力する第１の制
御回路と、 前記中央処理装置が実行する命令を、前記入出力回路を
初期状態に設定する命令とする第２の制御回路とを有す
ることを特徴とする請求項３記載のマイクロコンピュー
タ。 - 【請求項５】 電源電圧を監視するステップと、 電源電圧の降下が検出されると、複数個の内部回路のう
ち少なくとも一つを選択的に初期化し、この内部回路を
初期状態に設定するステップとを有することを特徴とす
るマイクロコンピュータの復帰方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10187788A JP2000020498A (ja) | 1998-07-02 | 1998-07-02 | マイクロコンピュータおよびその復帰方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10187788A JP2000020498A (ja) | 1998-07-02 | 1998-07-02 | マイクロコンピュータおよびその復帰方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000020498A true JP2000020498A (ja) | 2000-01-21 |
Family
ID=16212242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10187788A Pending JP2000020498A (ja) | 1998-07-02 | 1998-07-02 | マイクロコンピュータおよびその復帰方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000020498A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010089810A1 (ja) * | 2009-02-04 | 2010-08-12 | パナソニック株式会社 | リセット制御回路、機器制御装置、制御システム |
| US8909995B2 (en) | 2004-09-09 | 2014-12-09 | Lapis Semiconductor Co., Ltd. | Microcomputer with watchdog timer generating internal and external reset signals |
-
1998
- 1998-07-02 JP JP10187788A patent/JP2000020498A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8909995B2 (en) | 2004-09-09 | 2014-12-09 | Lapis Semiconductor Co., Ltd. | Microcomputer with watchdog timer generating internal and external reset signals |
| WO2010089810A1 (ja) * | 2009-02-04 | 2010-08-12 | パナソニック株式会社 | リセット制御回路、機器制御装置、制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
| KR100444537B1 (ko) | 데이타처리장치 | |
| KR100198382B1 (ko) | 멀티-부팅 기능을 갖는 컴퓨터 장치 | |
| CA2046356C (en) | Method and apparatus for improved initialization of computer system features | |
| US6122748A (en) | Control of computer system wake/sleep transitions | |
| US20010052067A1 (en) | Method and apparatus for improved storage of computer system configuration information | |
| JP2006276967A (ja) | 半導体装置 | |
| GB2395302A (en) | State saving and restoring in data processing system using scan chain cells | |
| EP0370529B1 (en) | Microcomputer having EEPROM | |
| US4947478A (en) | Switching control system for multipersonality computer system | |
| KR100251381B1 (ko) | 휘발성메모리의초기화장치및방법 | |
| JP3376306B2 (ja) | データ処理装置、そのデータ処理方法 | |
| US4667285A (en) | Microcomputer unit | |
| US20020120801A1 (en) | Technique for capturing information | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JP3214469B2 (ja) | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 | |
| CN112634977B (zh) | 具有除错存储器接口的芯片及其除错方法 | |
| JP4655244B2 (ja) | 最初の有効なコマンドに基づくコンフィギュレーションの終了 | |
| US20040078664A1 (en) | Information processing unit selecting one of reset vector addresses | |
| JPH1131068A (ja) | リセットベクタ切替え方法ならびに同方法を用いた情報処理装置 | |
| JP4324149B2 (ja) | エミュレータ及びそれを用いた開発支援システム | |
| JP3669625B2 (ja) | データ処理システム及びデータ処理システムの動作方法 | |
| JPH01293414A (ja) | レジスタの初期化方式 | |
| JP3166667B2 (ja) | エミュレーション用マイクロコンピュータ | |
| JP2004280789A (ja) | 半導体集積回路装置およびマイクロコンピュータ開発支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |