KR100251381B1

KR100251381B1 - 휘발성메모리의초기화장치및방법

Info

Publication number: KR100251381B1
Application number: KR1019970019188A
Authority: KR
Inventors: 키비강; 마이클길버트
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-06-03
Filing date: 1997-05-17
Publication date: 2000-05-01
Also published as: GB2313932B; GB2313932A; KR980004054A; CN1170935A; JPH1091289A; CN1111865C; GB9711340D0; US5960195A

Abstract

휘발성 메모리를 초기화하는 장치가, 메모리의 전원 공급에 영향을 미치는 제1리세트 요인들과 영향을 미치지 않는 제2리세트 요인들을 각각 저장하는 영역을 구비하는 리세트 레지스터를 구비하며, 리세트 레지스터에 기록된 정보를 리드하여 제1리세트 요인일 시 상기 휘발성 메모리를 초기화하고, 제2리세트 요인일 시 휘발성 메모리의 초기화 동작을 바이패스하고 데이터를 검증한다.

Description

휘발성 메모리의 초기화장치 및 방법 {APPARATAS AND METHOD FOR INITIALIZING OF VOLATILE MEMORY}

본 발명은 메모리의 초기화 장치 및 방법에 관한 것으로, 특히 상이한 리세트 요인에 응답하여 휘발성 메모리를 초기화할 수 있는 장치 및 방법에 관한 것이다.

일반적으로 DRAM(Dynamic Random Access Memory) 및 SRAM(Static Random Access Memory) 등과 같은 휘발성 메모리 장치(volatile memory device)는 적절한 레벨의 파워가 메모리 칩에 공급되는 동안 데이터를 유지하는 기능을 수행한다. 또한 상기 휘발성 메모리장치는 비휘발성 메모리 장치(Non-Volatile Memory device: NVM) 및 비메모리장치(non-memory device) 들과는 상대적으로 높은 불량율을 가진다. 따라서 메모리 장치에 공급되는 저전력 또는 메모리 장치의 불량에 의해 야기되는 데이터의 손실 및/또는 데이터 훼손(data loss and/or data corruption)은 메모리 제조회사와 시스템 인테그레이터(system integrators) 및 일반 사용자(end user)에게도 관계된다.

그러므로 메모리 서브-시스템(sub-system) 회로를 설계할 시, 패리티 검출 등과 같은 이상 검출장치를 부가하는 것이 일반적이다. 상기 패리티 에러 검출은 다음과 같은 방법으로 수행된다. 메모리 장치에 데이터가 저장될 때, 패리티 비트 또는 비트들이 발생되어 동일한 어드레스 위치의 메모리에 기록된다. 이후 상기 메모리장치에 데이터 리드될 때, 새로운 패리티 비트 또는 비트들은 리드된 데이터에 근거하여 발생된다. 상기 생성된 패리티 비트 또는 리드된 패리티 비트는 이전 상태의 기록 동작 중에 저장된 패리티 비트와 비교되며, 이들이 동일한 값을 갖지 않으면 패리티 에러가 발생된다.

전원 오프 후, 상기 메모리 서브-시스템은 유효 데이터나 유효 패리티 데이터 모두를 포함할 수 없다. 이는 해당 시점에서 리드 동작이 패리티 에러를 야기시키기 때문에, 전체 메모리 장치는 초기화시켜야 한다. 상기 시스템이 초기화된 후에 일단 우선적으로 유효 데이터를 기록하므로써, 상기 동작이 수행된다. 그러나 상기와 같은 초기화 동작은 어느 곳에서든지 몇 초에서 수초까지 프로세서의 동작 속도와 메모리 장치의 억세스 시간(access time) 및 메모리 크기 등을 포함하는 몇가지 요인에 근거하여 수행된다.

상기와 같은 초기화 동작의 단점은, 특히 메모리 크기에 근거한 경우, 더욱 크게 되며, 많은 응용 프로그램들은 더 큰 양의 메모리 동작 수행을 요구하게 된다. 또한 상기와 같은 초기화 동작의 단점은 상기 메모리에 미리 저장된 정보들을 보호할 수 없게 된다. 예를들면 호스트 시스템에서 큰 파일이 메모리에 다운로드되면, 상기 시스템이 초기화될 때마다 동일한 파일이 다운로드되어야 한다. 이런 문제점들은 시스템을 초기화시키는 이유에 관계없이 무조건 메모리를 초기화시키기 때문에 발생된다.

상기한 바와 같이 파워-온 리세트(power-on reset), 브라운-아웃(brown-out) 또는 다른 조건들이 발생될 때, 시스템을 초기화시키는 원인들을 구별하고, 이들 원인에 따라 적절하게 메모리를 초기화시키는 방법이 필요하다.

따라서 본 발명의 목적은 휘발성 메모리장치에서 리세트 요인에 따라 선별적으로 메모리장치를 초기화할 수 있는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 휘발성 메모리장치에서 메모리장치의 초기화 동작을 수행하기 제1리세트 요인과 초기화 동작을 바이패스시키는 제2리세트 요인을 구별하여 메모리장치의 초기화 동작을 제어할 수 있는 장치 및 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 휘발성 메모리 초기화 장치는 휘발성 메모리와, 상기 메모리의 전원 공급에 영향을 미치는 제1리세트 요인들과 영향을 미치지 않는 제2리세트 요인들을 각각 저장하는 영역을 구비하는 리세트 레지스터와, 상기 리세트 레지스터에 기록된 정보를 리드하며, 상기 제1리세트 요인 리드시 상기 휘발성 메모리를 초기화하고, 상기 제2리세트 요인 리드시 상기 휘발성 메모리의 초기화 동작을 바이패스하고 데이터를 검증하는 중앙처리장치로 구성된 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 휘발성 메모리 초기화 방법은 휘발성 메모리의 전원전압에 영향을 미치는 제1리세트 요인 및 전원전압에 영향을 미치지 않는 제2리세트 요인을 저장하는 리세트 레지스터를 구비하여, 리세트 발생시 상기 리세트 레지스터로부터 리세트 요인을 리드하는 과정과, 상기 리드한 리세트 요인을 분석하는 과정과, 상기 분석 과정에서 제1리세트 요인일 시 상기 휘발성 메모리의 초기화 동작을 수행하는 과정과, 상기 분석 과정에서 제2리세트 요인일 시 상기 휘발성 메모리의 초기화 동작을 바이패스하고 데이터만 검증하는 과정으로 이루어짐을 특징으로 한다.

도 1은 본 발명의 실시예에 따른 리세트 레지스터와 이와 관련된 프로세서 및 메모리 등을 구비하여 휘발성 메모리를 초기화하는 장치의 구성을 도시하는 도면

도 2는 본 발명의 실시예에 따라 휘발성 메모리를 초기화하는 과정을 도시하는 흐름도

본 발명의 실시예에 따른 휘발성 메모리장치는 리세트 요인에 따라 메모리장치를 초기화하거나 또는 초기화 동작을 바이패스시킨다. 여기서 상기와 같은 초기화 동작을 수행하는 메모리장치를 IVMI장치(Intelligent Volatile Memory Initialization device)라 칭한다.

상기 IVMI 구조는 디지털 로직에서 파워-온 리세트나 브라운-아웃 조건들 또는 또 다른 초기화의 유형들과 같은 조건들을 구별하기 위하여 초기화 상태 레지스터(reset status register)를 이용한다. 그리고 하드웨어와 결합한 소프트웨어는 리세트 요인이 파워-온 리세트나 브라운-아웃인 경우에만 메모리 초기화 기능을 수행한다. 상기 IVMI 구조는 모든 휘발성 메모리장치의 초기화 타스크(task)를 자동화시킨다. 이는 각 리세트신호에 따라 메모리장치를 초기화시키지 않으므로써 시간을 절약할 수 있을 뿐만 아니라, 휘발성 메모리장치의 비 파괴 리세트(non destructive reset)에 대한 매카니즘을 제공할 수 있다.

따라서 상기 IVMI 장치는 디지털 로직 내에서 다른 리세트의 유형들로부터 파워-온 리세트나 브라운-아웃 조건들을 구별하는 하드웨어와 소프트웨어를 조합하여 사용한다. 상기 메모리장치의 초기화는 파워-온 리세트, 브라운-아웃 또는 파워에 관련된 다른 요인들이 야기되는 경우에 수행된다. 여기서 상기와 같은 초기화 장치 및 방법은 임의 호스트 네트워크 관리자, 컴퓨터 시스템 또는 다른 유사한 시스템 등에서 사용될 수 있다.

도 1은 본 발명의 실시예에 따른 휘발성 메모리장치의 초기화장치 구성을 도시하고 있다.

상기 도 1을 참조하면, 중앙처리장치(Central Processing Unit: CPU)12는 버스14를 통해서 다른 시스템 구성들과 연결될 수 있다. 여기서 상기 중앙처리장치12 및 버스14는 일반적인 제품들을 사용할 수 있으며, 또한 커스텀화한 장치(custom components) 들을 사용할 수 있다. 상기 버스14에 연결되는 메모리16은 표준 데이타를 저장하는 데이터영역(data field)161과 패리티 데이터를 저장하는 패리티영역(parity field)162를 구비한다. 상기 데이터영역161은 임의 비트 크기로 구성되는 데이터들을 저장하는 영역이며, 상기 패리티영역162는 단일 비트 또는 다중 비트(single bit or multiple bit)를 저장할 수 있다. 여기서 상기 메모리16은 DRAM 또는 SRAM이 될 수 있다.

패리티발생기/검출기(parity generator/parity detector)18은 상기 버스14에 연결되며, 상기 메모리16에 데이터를 기록할 시 패리티를 발생하여 데이터와 동일한 어드레스 위치에 저장한다. 그리고 상기 패리티발생기/검출기18은 상기 메모리16에서 데이터를 리드할 시 새로운 패리티 비트가 상기 리드되는 데이터에 근거하여 발생된다. 상기 리드된 패리티 비트는 마지막 기록 동작 수행시 이전에 저장된 패리티 비트와 비교되어 이들이 동일한 값을 갖지 않으면 패리티 에러를 발생한다.

리세트 레지스터(reset-cause register)20은 상기 버스14에 연결된다. 네트워크 또는 컴퓨터 시스템은 관련된 하드웨어나 소프트웨어의 양자의 다양한 원인에 의해 리세트된다. 본 발명의 실시예에서는 상기 메모리16에 영향을 주지않는 리세트 요인들과 상기 메모리16에 영향을 주는 리세트 요인들과 구별하여 상기 메모리16의 초기화 기능을 수행한다. 여기서 상기 리세트 레지스터20은 시스템 실행에 대해 일반적인 다섯가지 리세트 요인들을 저장한다고 가정한다. 그러나 상기 다섯가지 리세트 요인 보다 더 많은 또는 더 적은 요인들을 이용하여 본 발명의 실시예에 따른 메모리16의 초기화 동작을 수행할 수도 있다.

상기 도 1에 도시된 바와 같이 본 발명의 실시예에서 메모리16을 초기화시키는 리세트 요인은 브라운-아웃(brown-out)21, 파워-온 리세트(Power-on reset)22, 리세트 스위치(reset switch)23, 소프트웨어 커맨드(software command)24 및 워치독 타이머(watchdog timer)25로 가정한다.

먼저 상기 브라운-아웃21은 메모리16을 포함하는 특정 시스템이 고전압 또는 저전압 조건으로 인하여 전원전압의 한계를 초과하는 상황을 말한다. 예를들면 5V의 전원전압과 ±0.25V의 한계(tolerence)인 경우, 브라운-아웃 상황은 5.25V 보다 높은 전압이나 4.75V 보다 낮은 전압에서 발생한다. 상기 브라운-아웃은 메모리16 내의 데이터를 손상시키거나 데이터의 손실을 야기할 수 있으며, 따라서 상기 메모리16은 메모리에 유효 데이터를 기록하므로써 초기화될 수 있다.

두 번째로 파워-온 리세트22는 시스템의 동작 중단, 전압 보호회로를 기동하는 뇌격(lightening strike) 또는 다른 요인들에 의해 시스템 파워가 오프된 후 시스템을 재기동시키는 기능을 수행한다. 상기한 바와 같이 파워 오프는 메모리16 내의 데이터 손실을 야기시킨다. 이런 경우 파워가 공급되면 상기 메모리16은 초기화되어야 한다.

세 번째로 리세트 스위치23은 시스템 내의 파워가 유지되는 동안 시스템을 리세트시키기 위한 시스템에 설치되는 버튼 또는 스위치를 말한다. 상기 리세트 스위치23의 리세트 동작은 파워가 계속하여 시스템에 공급되므로 상기 메모리16을 초기화시킬 필요가 없다. 상기 메모리16 내의 데이터는 시스템이 재실행될 시 단순히 검증하기만 하면 된다. 여기서 검증(verification)이라 함은 마지막으로 사용된 프로그램을 포함하는 메모리16의 내용을 리드하고, 데이터의 인테그리티(integrity)를 확보하기 위해 첵섬(checksum)을 검증하는 것이 필요하다.

네 번째로 소프트웨어 커맨드24는 소프트웨어가 하드웨어 레벨 리세트를 수행하는 것을 허용하는 상황을 가리킨다. 상기 리세트 회로에 대한 정정 명령 순서(correct command sequence)를 기록하므로서, 초기화가 된다. 이런 소프트웨어 커맨드24에 의해 소프트웨어가 리세트되는 동안 계속하여 전원이 공급되므로, 메모리16의 전체를 초기화할 필요는 없다. 상기 메모리16 내의 데이터는 상기 프로그램이 재실행된 후 단지 검증하기만 하면 된다.

워치독 타이머(watchdog timer or bus timer)25는 상기 중앙처리장치12의 루프에 이상이 발생된 상황에서 발생된다. 이상 루프(inadvertent loop)의 설정시간이 경과된 후, 상기 타이머25는 시스템 리세트를 수행하는 프로세서의 리세트를 자동적으로 초기화시킨다. 이런 경우 시스템에 전원이 계속 공급되는 상태이므로, 상기 프로세서가 리세트되는 동안 상기 메모리16을 초기화할 필요는 없다. 상기 메모리16 내의 데이터는 상기 프로그램이 재실행된 후에 단지 검증하기만 하면된다.

상기와 같은 리세트 요인을 살펴보면, 전원전압에 영향을 주는 리세트 요인(이하 제1리세트 요인이라 한다)이 발생되는 경우 상기 휘발성 메모리16에 공급되는 전원전압에 영향을 주게 되며, 이로인해 전원전압이 모두 소진될 시 상기 메모리16을 초기화하도록 요구한다. 상기와 같은 제1리세트 요인은 브라운-아웃21 및 파워-온 리세트22 등이 해당된다. 두 번째로 전원전압에 영향을 주지 않는 리세트 요인(이하 제2리세트 요인이라 한다)이 발생하는 경우, 리세트 요인이 시스템의 하드웨어와 소프트웨어의 동작에 영향을 미치는 동안에도 메모리16에 공급되는 전원전압에는 영향을 미치지 않는다. 이런 경우에는 상기 메모리16의 초기화 동작을 수행하지 않고 데이터의 검증 동작을 수행한다. 상기와 같은 제2리세트 요인은 리세트 스위치23, 소프트웨어 커맨드24 및 워치독 타이머25등이 해당된다.

따라서 상기 도 1과 같은 메모리16의 초기화 장치는 메모리16의 초기화 동작을 요하는 제1리세트 요인과 메모리16의 초기화를 바이패스시키는 제2리세트 요인을 구별하는 메모리16의 초기화를 제어하게 된다. 이를 위하여 리세트 레지스터20은 제1리세트 요인 및 제2리세트 요인을 저장하며, 중앙처리장치12는 상기 리세트 레지스터20에 응답하여 상기 메모리16의 초기화 동작을 수행을 제어한다. 이때 상기 메모리16은 상기 중앙처리장치12의 제어 하에 상기 제1리세트 요인 발생시 초기화되며, 상기 제2리세트 요인 발생시 초기화 동작이 바이패스되고 해당하는 데이터들의 검증 동작만을 수행하게 된다.

도 2는 도 1과 같은 메모리16의 초기화 장치에서 상기 리세트 레지스터20에 기록된 리세트 요인들에 따라 메모리16의 초기화 동작이 제어되는 수순을 도시하는 흐름도이다.

상기 도 1의 구성에 의거 본 발명의 실시예에 따른 메모리 초기화 동작을 상기 도 2를 참조하여 살펴본다. 리세트 요인이 발생되면, 해당하는 리세트 요인에 대한 정보가 상기 리세트 레지스터20에 저장된다. 그리고 상기 리세트가 발생되면 상기 중앙처리장치12는 211단계에서 이를 감지하고, 213단계에서 상기 리세트 레지스터20에 기록된 리세트 요인을 리드한다. 상기 리세트 요인을 리드한 후, 상기 중앙처리장치12는 215단계에서 리세트 요인을 분석한다.

이때 상기 리세트 요인이 상기 메모리16에 공급되는 전원전압에 영향을 미치는 리세트 요인이면, 상기 중앙처리장치12는 217단계에서 메모리16을 초기화시키는 동작을 수행한 후, 219단계로 진행하여 시스템 제어를 계속 수행한다. 여기서 상기 전원전압에 영향을 미치는 리세트 요인은 파워-온 리세트22 및 브라운-아웃21 등이 될 수 있다.

그러나 상기 215단계에서 상기 메모리16에 공급되는 전원전압에 영향을 미치지 않는 리세트 요인이면, 상기 중앙처리장치12는 초기화 동작을 바이패스하고 219단계로 진행하여 시스템 제어를 계속 수행한다. 이때 상기 바이패스 과정에서 상기 중앙처리장치12는 상기 메모리16 내의 데이터를 검증한다. 여기서 상기 전원전압에 영향을 미치지 않는 리세트 요인은 리세트 스위치23, 소프트웨어 커맨드24 및 워치독 타이머15 등이 될 수 있다.

따라서 상기 도 2와 같이 메모리16을 초기화시키는 방법은 메모리 초기화 동작을 수행하는 제1리세트 요인 및 메모리 초기화를 바이패스하는 제2리세트 요인을 구별하여 처리한다. 상기 초기화 방법은 제1리세트 요인과 제2리세트 요인을 리세트 레지스터20에 기록되어 리세트가 발생되면, 상기 리세트 레지스터20에 기록된 리세트 요인을 리드하며, 리드한 리세트 요인을 분석하여 제1리세트 요인일 시 상기 메모리16을 초기화하고 제2리세트 요인일 시 상기 메모리16의 초기화 동작을 바이패스하고 데이터를 검증한다.

상술한 바와 같이 본 발명의 실시예에 따른 휘발성 메모리의 초기화 방법은 리세트의 원인을 구별하고, 휘발성 메모리에 공급되는 전원전압의 영향 유무에 따라 리세트 원인을 두가지 유형으로 분류하여 제1리세트 요인은 메모리 초기화 동작을 수행하고 제2리세트 요인은 메모리 초기화 동작을 바이패스시킨다. 이때 메모리에 공급되는 전원전압에 영향을 미치지 않는 제2리세트 요인이 발생되는 경우 상기 메모리를 초기화시키지 않으므로, 시간을 절약할 수 있을 뿐만 아니라 휘발성 메모리의 상태를 유지할 수 있다. 또한 상기 비파괴 리세트를 사용하면, 휘발성 메모리의 상태 유지는 소프트웨어 디버깅에 특히 유용할 수 있다.

Claims

휘발성 메모리의 초기화 장치에 있어서,

상기 휘발성 메모리와,

상기 메모리의 전원에 영향을 미치는 제1리세트 요인들 및 상기 메모리의 전원에 영향을 미치지 않는 제2리세트 요인들을 각각 저장하는 영역을 구비하고, 상기 제1리세트요인들이 브라운 아웃 및 파워온 리세트이고 상기 제2리세트요인들이 리세트 스위치, 소프트웨어 커맨드 및 워치독 타이머이며, 발생되는 리세트 요인을 해당하는 영역에 기록하는 리세트 레지스터와,

상기 리세트 발생시 상기 리세트 레지스터에 기록된 정보를 리드하며, 상기 제1리세트요인들 중 적어도 하나의 요인이 기록되어 있을 시 상기 휘발성 메모리를 초기화하고, 상기 제2리세트요인들 중 적어도 하나의 요인이 기록되어 있을 시 상기 휘발성 메모리의 초기화 동작을 바이패스하고 데이터를 검증하는 중앙처리장치로 구성된 것을 특징으로 하는 휘발성 메모리 초기화 장치.
휘발성 메모리의 전원에 영향을 미치는 제1리세트 요인들 및 상기 메모리의 전원에 영향을 미치지 않는 제2리세트 요인들을 각각 저장하는 리세트 레지스터를 구비하며, 상기 제1리세트요인들이 브라운 아웃 및 파워온 리세트이고 상기 제2리세트요인들이 리세트 스위치, 소프트웨어 커맨드 및 워치독 타이머인 상기 휘발성 메모리장치의 초기화 방법에 있어서,

리세트요인 발생시 상기 리세트 레지스터로부터 리세트 요인을 리드하여 분석하는 과정과,

상기 분석 과정에서 제1리세트 요인일 시 상기 휘발성 메모리의 초기화 동작을 수행하는 과정과,

상기 분석 과정에서 제2리세트 요인일 시 상기 휘발성 메모리의 초기화 동작을 바이패스하고 데이터만 검증하는 과정으로 이루어짐을 특징으로 하는 메모리의 초기화 방법.