JP2677043B2 - プログラム開発支援装置 - Google Patents
プログラム開発支援装置Info
- Publication number
- JP2677043B2 JP2677043B2 JP3110036A JP11003691A JP2677043B2 JP 2677043 B2 JP2677043 B2 JP 2677043B2 JP 3110036 A JP3110036 A JP 3110036A JP 11003691 A JP11003691 A JP 11003691A JP 2677043 B2 JP2677043 B2 JP 2677043B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- rom
- microcomputer
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Description
【０００１】
【産業上の利用分野】本発明はユーザのプログラムメモ
リであるマスクＲＯＭをチップ内に内蔵しているワンチ
ップマイクロコンピュータのプログラム開発支援装置に
関し、特にデバッグ時にマイクロコンピュータのもつプ
ログラム領域以外の領域にもプログラムを書き込んで使
用できるプログラム開発支援装置に関する。
リであるマスクＲＯＭをチップ内に内蔵しているワンチ
ップマイクロコンピュータのプログラム開発支援装置に
関し、特にデバッグ時にマイクロコンピュータのもつプ
ログラム領域以外の領域にもプログラムを書き込んで使
用できるプログラム開発支援装置に関する。
【０００２】
【従来の技術】従来例に関して、図面を参照して説明す
る。
る。
【０００３】図５は従来例のプログラム開発支援装置の
構成図である。
構成図である。
【０００４】プログラム開発支援装置２１はマイクロコ
ンピュータ２２のプログラムを開発するためのエミュレ
ータである。マイクロコンピュータ２２はワンチップマ
イコンであり、それ単体ではプログラムメモリを格納す
るマスクＲＯＭはチップ内に内蔵しているが、プログラ
ム開発時には開発中のプログラムを外部プログラムメモ
リ２４に書き込み、そこに書き込まれているプログラム
を実行させてデバッグをおこなう構成になっている。
ンピュータ２２のプログラムを開発するためのエミュレ
ータである。マイクロコンピュータ２２はワンチップマ
イコンであり、それ単体ではプログラムメモリを格納す
るマスクＲＯＭはチップ内に内蔵しているが、プログラ
ム開発時には開発中のプログラムを外部プログラムメモ
リ２４に書き込み、そこに書き込まれているプログラム
を実行させてデバッグをおこなう構成になっている。
【０００５】そして、デバッグが完了すると外部プログ
ラムメモリ２４に書き込まれているプログラムをプログ
ラム開発支援装置から出力し、それをマイクロコンピュ
ータ２２のマスクＲＯＭに書き込む処理を行う。（以降
この処理のことをＲＯＭ処理と記述する）エミュレーシ
ョンチップ２３はマイクロコンピュータ２２，外部プロ
グラムメモリ２４，デバッグ用周辺回路２６，そして、
スーパーバイザ２５とのインターフェイス用のチップで
あり、デバッグ中のマイクロコンピュータ２２のプログ
ラムの実行，停止等の制御はすべてこのエミュレーショ
ンチップ２３を通じて行われる。
ラムメモリ２４に書き込まれているプログラムをプログ
ラム開発支援装置から出力し、それをマイクロコンピュ
ータ２２のマスクＲＯＭに書き込む処理を行う。（以降
この処理のことをＲＯＭ処理と記述する）エミュレーシ
ョンチップ２３はマイクロコンピュータ２２，外部プロ
グラムメモリ２４，デバッグ用周辺回路２６，そして、
スーパーバイザ２５とのインターフェイス用のチップで
あり、デバッグ中のマイクロコンピュータ２２のプログ
ラムの実行，停止等の制御はすべてこのエミュレーショ
ンチップ２３を通じて行われる。
【０００６】スーパーバイザ２５は本プログラム開発支
援装置２１のＣＰＵを有しており、またホストコンピュ
ータ，ＰＲＯＭライタなどと通信するための入出力ポー
トを有している。デバッグ用周辺回路２６はストレート
メモリ，ＰＣカバレージメモリ，データカバレージメモ
リなどデバッグ時に使用する回路を有している。
援装置２１のＣＰＵを有しており、またホストコンピュ
ータ，ＰＲＯＭライタなどと通信するための入出力ポー
トを有している。デバッグ用周辺回路２６はストレート
メモリ，ＰＣカバレージメモリ，データカバレージメモ
リなどデバッグ時に使用する回路を有している。
【０００７】ここで、マイクロコンピュータ２２は、プ
ログラムカウンタを１３ビット持っており、プログラム
メモリのアドレスとしては００００Ｈ番地から１ＦＦＦ
Ｈ番地までのＲＯＭエリアをチップ内に内蔵している。
ログラムカウンタを１３ビット持っており、プログラム
メモリのアドレスとしては００００Ｈ番地から１ＦＦＦ
Ｈ番地までのＲＯＭエリアをチップ内に内蔵している。
【０００８】しかし、デバッグ時にはマイクロコンピュ
ータ２２のプログラムメモリ領域より大きい領域で使用
し、デバッグ中にその領域を小さくして最終的にはマイ
クロコンピュータ２２のプログラムメモリ領域内にプロ
グラムがおさまるようにすることが多い。
ータ２２のプログラムメモリ領域より大きい領域で使用
し、デバッグ中にその領域を小さくして最終的にはマイ
クロコンピュータ２２のプログラムメモリ領域内にプロ
グラムがおさまるようにすることが多い。
【０００９】本プログラム開発支援装置２１ではデバッ
グ時にはマイクロコンピュータ２２のプログラムエリア
として外部プログラムメモリ２４のアドレスの００００
Ｈ〜１ＦＦＦＨまでと、その他に２０００Ｈ〜３ＦＦＦ
Ｈまでをデバッグ用エリア２９として使用できるように
なっている。
グ時にはマイクロコンピュータ２２のプログラムエリア
として外部プログラムメモリ２４のアドレスの００００
Ｈ〜１ＦＦＦＨまでと、その他に２０００Ｈ〜３ＦＦＦ
Ｈまでをデバッグ用エリア２９として使用できるように
なっている。
【００１０】図６は従来例の動作を説明する図である。
【００１１】本プログラム開発支援装置２１ではマイク
ロコンピュータ２２のＲＯＭ用ファイルを入出力ポート
を通じてＰＲＯＭライタまたは他の記憶媒体に書き込む
ことができる。
ロコンピュータ２２のＲＯＭ用ファイルを入出力ポート
を通じてＰＲＯＭライタまたは他の記憶媒体に書き込む
ことができる。
【００１２】また、このＲＯＭ用ファイルは最終的にマ
イクロコンピュータ２２のＲＯＭ処理に使用することが
できるが、プログラムとしてはＲＯＭエリア２８である
外部プログラムメモリ２４の００００Ｈ〜１ＦＦＦＨの
アドレスに書き込まれているデータのみ出力する。
イクロコンピュータ２２のＲＯＭ処理に使用することが
できるが、プログラムとしてはＲＯＭエリア２８である
外部プログラムメモリ２４の００００Ｈ〜１ＦＦＦＨの
アドレスに書き込まれているデータのみ出力する。
【００１３】このため、もしデバッグ中のプログラム２
７が００００Ｈ〜２１００Ｈの領域にあり、そのプログ
ラムをＲＯＭ処理に使用するためファイルを出力すると
不完全なファイルを出力してしまい、実際のＲＯＭ処理
に使用してしまうと不具合が発生する恐れがある。
７が００００Ｈ〜２１００Ｈの領域にあり、そのプログ
ラムをＲＯＭ処理に使用するためファイルを出力すると
不完全なファイルを出力してしまい、実際のＲＯＭ処理
に使用してしまうと不具合が発生する恐れがある。
【００１４】このため、従来例のプログラム開発支援装
置ではデバッグ時に使用しているプログラムのアドレス
範囲をプログラマが確認しながらデバッグを行わなけれ
ばならない。
置ではデバッグ時に使用しているプログラムのアドレス
範囲をプログラマが確認しながらデバッグを行わなけれ
ばならない。
【００１５】
【発明が解決しようとする課題】上述のように従来例の
プログラム開発支援装置では、デバッグ時にプログラム
がマイクロコンピュータの内蔵しているＲＯＭのプログ
ラムアドレス範囲を確認しないでＲＯＭ用のファイルを
出力すると、誤ってプログラムアドレスの範囲外のアド
レスにプログラムが存在しているものをＲＯＭ処理に使
用してしまうことがあるという問題点がある。
プログラム開発支援装置では、デバッグ時にプログラム
がマイクロコンピュータの内蔵しているＲＯＭのプログ
ラムアドレス範囲を確認しないでＲＯＭ用のファイルを
出力すると、誤ってプログラムアドレスの範囲外のアド
レスにプログラムが存在しているものをＲＯＭ処理に使
用してしまうことがあるという問題点がある。
【００１６】
【課題を解決するための手段】本発明は、プログラムメ
モリとして使用するマスクＲＯＭをチップ内に内蔵して
いるマイクロコンピュータのプログラム開発支援装置に
おいて、プログラムメモリの各アドレスに対してプログ
ラムがそのアドレスのプログラムを実行したか否かを記
憶するＰＣカバレージメモリを有し、デバッグ時にマイ
クロコンピュータの内蔵するマスクＲＯＭのプログラム
領域の他に、デバッグ時のみ使用できるデバッグ領域に
プログラムを書き込み実行することができる機能と、マ
イクロコンピュータのマスクＲＯＭにプログラムを書き
込む処理を行うときに使用するプログラムファイルを本
装置が出力するときに、前述ＰＣカバレージメモリの内
容を参照してプログラムが実行しているアドレスが前述
デバッグ領域に存在する場合にこのプログラムファイル
にエラーコードを書き込む機能をもつスーパーバイザを
有することを特徴とする。
モリとして使用するマスクＲＯＭをチップ内に内蔵して
いるマイクロコンピュータのプログラム開発支援装置に
おいて、プログラムメモリの各アドレスに対してプログ
ラムがそのアドレスのプログラムを実行したか否かを記
憶するＰＣカバレージメモリを有し、デバッグ時にマイ
クロコンピュータの内蔵するマスクＲＯＭのプログラム
領域の他に、デバッグ時のみ使用できるデバッグ領域に
プログラムを書き込み実行することができる機能と、マ
イクロコンピュータのマスクＲＯＭにプログラムを書き
込む処理を行うときに使用するプログラムファイルを本
装置が出力するときに、前述ＰＣカバレージメモリの内
容を参照してプログラムが実行しているアドレスが前述
デバッグ領域に存在する場合にこのプログラムファイル
にエラーコードを書き込む機能をもつスーパーバイザを
有することを特徴とする。
【００１７】
【実施例】本発明に関して、図面を参照して説明する。
【００１８】図１は本発明の一実施例のプログラム開発
支援装置の構成図である。プログラム開発支援装置１は
マイクロコンピュータ２のプログラムを開発するための
エミュレータである。マイクロコンピュータ２はワンチ
ップマイコンであり、それ単体ではプログラムメモリを
格納するＲＯＭはチップ内に内蔵しているが、プログラ
ム開発時には開発中のプログラムを外部プログラムメモ
リ４に書き込み、そこに書き込まれているプログラムを
実行させてデバッグをおこなう構成になっている。
支援装置の構成図である。プログラム開発支援装置１は
マイクロコンピュータ２のプログラムを開発するための
エミュレータである。マイクロコンピュータ２はワンチ
ップマイコンであり、それ単体ではプログラムメモリを
格納するＲＯＭはチップ内に内蔵しているが、プログラ
ム開発時には開発中のプログラムを外部プログラムメモ
リ４に書き込み、そこに書き込まれているプログラムを
実行させてデバッグをおこなう構成になっている。
【００１９】そして、デバッグが完了すると外部プログ
ラムメモリ４に書き込まれているプログラムをプログラ
ム開発支援装置１から出力し、それをマイクロコンピュ
ータ２のマスクＲＯＭに書き込む処理を行う。（以降こ
の処理のことをＲＯＭ処理と記述する）エミュレーショ
ンチップ３はマイクロコンピュータ２，外部プログラム
メモリ４，デバッグ用周辺回路６、そしてスーパーバイ
ザ５とのインターフェイス用のチップであり、デバッグ
中のマイクロコンピュータ２のプログラムの実行，停止
等の制御はすべてこのエミュレーションチップ３を通じ
て行われる。
ラムメモリ４に書き込まれているプログラムをプログラ
ム開発支援装置１から出力し、それをマイクロコンピュ
ータ２のマスクＲＯＭに書き込む処理を行う。（以降こ
の処理のことをＲＯＭ処理と記述する）エミュレーショ
ンチップ３はマイクロコンピュータ２，外部プログラム
メモリ４，デバッグ用周辺回路６、そしてスーパーバイ
ザ５とのインターフェイス用のチップであり、デバッグ
中のマイクロコンピュータ２のプログラムの実行，停止
等の制御はすべてこのエミュレーションチップ３を通じ
て行われる。
【００２０】スーパーバイザ５は本プログラム開発支援
装置１のＣＰＵを有しており、またホストコンピュー
タ，ＰＲＯＭライタなどと通信するための入出力ポート
を有している。デバッグ用周辺回路６はトレースメモ
リ，ＰＣカバレージメモリ，データカバレージメモリな
どデバッグ時に使用する回路を有している。
装置１のＣＰＵを有しており、またホストコンピュー
タ，ＰＲＯＭライタなどと通信するための入出力ポート
を有している。デバッグ用周辺回路６はトレースメモ
リ，ＰＣカバレージメモリ，データカバレージメモリな
どデバッグ時に使用する回路を有している。
【００２１】このデバッグ用周辺回路の中でＰＣカバレ
ージメモリ７はプログラムメモリの各アドレスに対して
プログラムが何回そのアドレスを実行したかを記憶する
メモリである。デバッグ時にこのＰＣカバレージメモリ
７の内容を見てデバッグがすべてのプログラムアドレス
にわたって行われているかを確認するために使用する。
ージメモリ７はプログラムメモリの各アドレスに対して
プログラムが何回そのアドレスを実行したかを記憶する
メモリである。デバッグ時にこのＰＣカバレージメモリ
７の内容を見てデバッグがすべてのプログラムアドレス
にわたって行われているかを確認するために使用する。
【００２２】図２は本発明のＰＣカバレージメモリ７を
説明する図である。
説明する図である。
【００２３】ＰＣカバレージメモリ７は図２（ａ），
（ｂ）の様に各アドレスに対してのプログラムの実行回
数が最大ＦＦＨまで書き込まれており、００Ｈのアドレ
スはプログラムが１回もそのアドレスを実行していない
ことを意味する。
（ｂ）の様に各アドレスに対してのプログラムの実行回
数が最大ＦＦＨまで書き込まれており、００Ｈのアドレ
スはプログラムが１回もそのアドレスを実行していない
ことを意味する。
【００２４】ここで、マイクロコンピュータ２は、プロ
グラムカウンタを１３ビット持っており、プログラムメ
モリのアドレスとしては００００Ｈ番地から１ＦＦＦＨ
番地までのＲＯＭエリア８をチップ内に内蔵している。
また、このプログラムメモリの範囲の情報はエミレーシ
ョンチップ３内に持っている。
グラムカウンタを１３ビット持っており、プログラムメ
モリのアドレスとしては００００Ｈ番地から１ＦＦＦＨ
番地までのＲＯＭエリア８をチップ内に内蔵している。
また、このプログラムメモリの範囲の情報はエミレーシ
ョンチップ３内に持っている。
【００２５】しかし、デバッグ時にはマイクロコンピュ
ータ２のプログラムメモリ領域より大きい領域まで使用
し、デバッグ中にその領域を小さくして最終的にはマイ
クロコンピュータ２のプログラムメモリ領域内にプログ
ラムがおさまるようにすることが多い。
ータ２のプログラムメモリ領域より大きい領域まで使用
し、デバッグ中にその領域を小さくして最終的にはマイ
クロコンピュータ２のプログラムメモリ領域内にプログ
ラムがおさまるようにすることが多い。
【００２６】本プログラム開発支援装置１では第２図に
示すようにデバッグ時にはマイクロコンピュータ２のプ
ログラムエリアとして外部プログラムメモリ４のアドレ
スの００００Ｈ〜１ＦＦＦＨまでと、その他に２０００
Ｈ〜３ＦＦＦＨまでをデバッグ用エリア９として使用で
きるようになっている。
示すようにデバッグ時にはマイクロコンピュータ２のプ
ログラムエリアとして外部プログラムメモリ４のアドレ
スの００００Ｈ〜１ＦＦＦＨまでと、その他に２０００
Ｈ〜３ＦＦＦＨまでをデバッグ用エリア９として使用で
きるようになっている。
【００２７】図３はＲＯＭ用ファイルの書き込み動作を
説明する図である。
説明する図である。
【００２８】本プログラム開発支援装置１ではマイクロ
コンピュータ２のＲＯＭ用ファイル１０を入出力ポート
を通じてＰＲＯＭライタまたは他の記憶媒体に書き込む
ことができる。
コンピュータ２のＲＯＭ用ファイル１０を入出力ポート
を通じてＰＲＯＭライタまたは他の記憶媒体に書き込む
ことができる。
【００２９】また、このＲＯＭ用ファイル１０は最終的
にマイクロコンピュータ２のＲＯＭ１１に書き込むこと
ができ、このためプログラムとしては外部プログラムメ
モリ４の００００Ｈ〜１ＦＦＦＨのアドレスに書き込ま
れているデータのみ出力する。ここで、本プログラム開
発支援装置１ではＲＯＭ用ファイル１０を出力する場合
に、前述のＰＣカバレージメモリ７を自動的に参照し
て、もしデバッグエリア９をプログラムが実行している
場合はワーニングを発生させ、またＲＯＭ用ファイル１
０をＲＯＭ処理を行うことができないようにＲＯＭ用フ
ァイル１０のある特定のビットに１を書き込む機能を持
っている。
にマイクロコンピュータ２のＲＯＭ１１に書き込むこと
ができ、このためプログラムとしては外部プログラムメ
モリ４の００００Ｈ〜１ＦＦＦＨのアドレスに書き込ま
れているデータのみ出力する。ここで、本プログラム開
発支援装置１ではＲＯＭ用ファイル１０を出力する場合
に、前述のＰＣカバレージメモリ７を自動的に参照し
て、もしデバッグエリア９をプログラムが実行している
場合はワーニングを発生させ、またＲＯＭ用ファイル１
０をＲＯＭ処理を行うことができないようにＲＯＭ用フ
ァイル１０のある特定のビットに１を書き込む機能を持
っている。
【００３０】たとえば、図２の（ａ）のように２０００
Ｈ〜３ＦＦＦＨのＰＣカバレージメモリがすべて００Ｈ
の場合は問題ないが、図２（ｂ）のように実行している
とＲＯＭ用ファイル１０を出力しようとするとワーニン
グが発生してＲＯＭ用ファイル１１のエラー用のビット
に１が書き込まれた後に出力する。
Ｈ〜３ＦＦＦＨのＰＣカバレージメモリがすべて００Ｈ
の場合は問題ないが、図２（ｂ）のように実行している
とＲＯＭ用ファイル１０を出力しようとするとワーニン
グが発生してＲＯＭ用ファイル１１のエラー用のビット
に１が書き込まれた後に出力する。
【００３１】そして、ＲＯＭ処理時にこのエラー用ビッ
トに１が書き込まれているか否かをチェックしているた
め間違えたファイルをマイクロコンピュータ２のＲＯＭ
１１に書き込むといった不具合は発生することはない。
トに１が書き込まれているか否かをチェックしているた
め間違えたファイルをマイクロコンピュータ２のＲＯＭ
１１に書き込むといった不具合は発生することはない。
【００３２】実施例２に関して、図面を参照して説明す
る。プログラム開発支援装置１は前述実施例１と同じ構
成になっている。
る。プログラム開発支援装置１は前述実施例１と同じ構
成になっている。
【００３３】図４は実施例２のＰＣカバレージメモリ１
７を説明する図である。
７を説明する図である。
【００３４】ＰＣカバレージメモリ１７は図４（ａ），
（ｂ）の様に各アドレスに対してのプログラムの実行回
数が最大ＦＦＨまで書き込まれており、００Ｈのアドレ
スはプログラムが１回もそのアドレスを実行していない
ことを意味する。
（ｂ）の様に各アドレスに対してのプログラムの実行回
数が最大ＦＦＨまで書き込まれており、００Ｈのアドレ
スはプログラムが１回もそのアドレスを実行していない
ことを意味する。
【００３５】ここで、マイクロコンピュータ２はアドレ
スとして００００Ｈ番地から１ＢＦＦＨ番地までのＲＯ
Ｍエリア１８をチップ内に内蔵している。また、このＲ
ＯＭエリア１８の範囲の情報はエミュレーションチップ
３内に持っている。
スとして００００Ｈ番地から１ＢＦＦＨ番地までのＲＯ
Ｍエリア１８をチップ内に内蔵している。また、このＲ
ＯＭエリア１８の範囲の情報はエミュレーションチップ
３内に持っている。
【００３６】しかし、デバッグ時にはマイクロコンピュ
ータ２のプログラムメモリに外部メモリを使用している
ため、上述のようにＲＯＭエリア１８の最終アドレスが
２n −１に合っていない場合でも回路上ではプログラム
カウンタのビット数の関係で２n −１まで使用できるよ
うになっている。
ータ２のプログラムメモリに外部メモリを使用している
ため、上述のようにＲＯＭエリア１８の最終アドレスが
２n −１に合っていない場合でも回路上ではプログラム
カウンタのビット数の関係で２n −１まで使用できるよ
うになっている。
【００３７】このため、１Ｃ００Ｈ〜１ＦＦＦＨのアド
レスはデバッグ時のみデバッグ用エリア１９として使用
できる。
レスはデバッグ時のみデバッグ用エリア１９として使用
できる。
【００３８】また、本プログラム開発支援装置１ではマ
イクロコンピュータ２のＲＯＭ用ファイル１０を入出力
ポートを通じてＰＲＯＭライタまたは他の記憶媒体に書
き込むことができる。
イクロコンピュータ２のＲＯＭ用ファイル１０を入出力
ポートを通じてＰＲＯＭライタまたは他の記憶媒体に書
き込むことができる。
【００３９】また、このＲＯＭ用ファイル１０は最終的
にマイクロコンピュータ２のＲＯＭ１１に書き込むこと
ができ、このためプログラムとしては外部プログラムメ
モリ４の００００Ｈ〜１ＢＦＦＨのアドレスに書き込ま
れているデータのみ出力する。
にマイクロコンピュータ２のＲＯＭ１１に書き込むこと
ができ、このためプログラムとしては外部プログラムメ
モリ４の００００Ｈ〜１ＢＦＦＨのアドレスに書き込ま
れているデータのみ出力する。
【００４０】ここで、本プログラム開発支援装置１では
ＲＯＭ用ファイル１０を出力する場合に、前述のＲＯＭ
エリア１８の情報を持っているエミュレーションチップ
を通じてＰＣカバレージメモリ１７を自動的に参照し、
もしデバッグエリア１９をプログラムが実行している場
合はワーニングを発生させ、またＲＯＭ用ファイル１０
でＲＯＭ処理が行われないようにＲＯＭ１１に書き込む
ことができないようにＲＯＭ用ファイル１０のある特定
のビットに１を書き込む機能を持っている。
ＲＯＭ用ファイル１０を出力する場合に、前述のＲＯＭ
エリア１８の情報を持っているエミュレーションチップ
を通じてＰＣカバレージメモリ１７を自動的に参照し、
もしデバッグエリア１９をプログラムが実行している場
合はワーニングを発生させ、またＲＯＭ用ファイル１０
でＲＯＭ処理が行われないようにＲＯＭ１１に書き込む
ことができないようにＲＯＭ用ファイル１０のある特定
のビットに１を書き込む機能を持っている。
【００４１】たとえば、図３の（ａ）のように１Ｃ００
Ｈ〜１ＦＦＦＨのＰＣカバレージメモリがすべて００Ｈ
の場合は問題ないが、図３（ｂ）のように実行している
とＲＯＭ用ファイル１０を出力しようとするとワーニン
グが発生してエラー用のビットに１が書き込まれた後、
ＲＯＭ用ファイル１０を出力する。
Ｈ〜１ＦＦＦＨのＰＣカバレージメモリがすべて００Ｈ
の場合は問題ないが、図３（ｂ）のように実行している
とＲＯＭ用ファイル１０を出力しようとするとワーニン
グが発生してエラー用のビットに１が書き込まれた後、
ＲＯＭ用ファイル１０を出力する。
【００４２】そして、ＲＯＭ処理時にこのエラー用ビッ
トに１が書き込まれているか否かをチェックしているた
め間違えたファイルをマイクロコンピュータ２のＲＯＭ
１１に書き込むといった不具合は発生することはない。
トに１が書き込まれているか否かをチェックしているた
め間違えたファイルをマイクロコンピュータ２のＲＯＭ
１１に書き込むといった不具合は発生することはない。
【００４３】
【発明の効果】以上説明した通り本発明のプログラム開
発支援装置では、デバッグ中のプログラムをＲＯＭ処理
用ファイルに出力するときに、ＰＣカバレージメモリを
チェックすることにより、もしプログラムがマイクロコ
ンピュータの持つプログラムエリア以外のアドレスを実
行している場合にエラーを発生させ、実際のマイクロコ
ンピュータのＲＯＭに書き込むことを禁止させる機能を
持っている。
発支援装置では、デバッグ中のプログラムをＲＯＭ処理
用ファイルに出力するときに、ＰＣカバレージメモリを
チェックすることにより、もしプログラムがマイクロコ
ンピュータの持つプログラムエリア以外のアドレスを実
行している場合にエラーを発生させ、実際のマイクロコ
ンピュータのＲＯＭに書き込むことを禁止させる機能を
持っている。
【００４４】このため、マイクロコンピュータが持たな
いアドレスにプログラムが書き込まれているファイルで
ＲＯＭ処理をおこなってしまうといった不具合は発生し
ないという効果がある。
いアドレスにプログラムが書き込まれているファイルで
ＲＯＭ処理をおこなってしまうといった不具合は発生し
ないという効果がある。
【図１】プログラム開発支援装置の構成図である。
【図２】ＰＣカバレージメモリを説明する図である。
【図３】ＲＯＭ用ファイルの書き込み動作を説明する図
である。
である。
【図４】実施例２のＰＣカバレージメモリを説明する図
である。
である。
【図５】従来例のプログラム開発支援装置の構成図であ
る。
る。
【図６】従来例の動作を説明する図である。
Claims (1)
- 【請求項１】 プログラムメモリとして使用するＲＯＭ
をチップ内に内蔵しているマイクロコンピュータのプロ
グラム開発支援装置において、プログラムメモリの各ア
ドレスに対してプログラムがそのアドレスのプログラム
を実行したか否かを記憶するＰＣカバレージメモリを有
し、デバッグ時にマイクロコンピュータの内蔵するＲＯ
Ｍのプログラム領域の他に、デバッグ時のみ使用できる
デバッグ領域にプログラムを書き込み実行することがで
きる機能と、マイクロコンピュータのＲＯＭにプログラ
ムを書き込む処理を行うときに使用するプログラムファ
イルを本装置が出力するときに、前述ＰＣカバレージメ
モリの内容を参照してプログラムが実行しているアドレ
スが前述のデバッグ領域に存在する場合にこのプログラ
ムファイルにエラーコードを書き込む機能をもつプログ
ラム開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110036A JP2677043B2 (ja) | 1991-05-15 | 1991-05-15 | プログラム開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110036A JP2677043B2 (ja) | 1991-05-15 | 1991-05-15 | プログラム開発支援装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04337845A JPH04337845A (ja) | 1992-11-25 |
| JP2677043B2 true JP2677043B2 (ja) | 1997-11-17 |
Family
ID=14525488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3110036A Expired - Fee Related JP2677043B2 (ja) | 1991-05-15 | 1991-05-15 | プログラム開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677043B2 (ja) |
-
1991
- 1991-05-15 JP JP3110036A patent/JP2677043B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04337845A (ja) | 1992-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4404940B2 (ja) | カスタムソフトウェア画像をコンピュータシステムへ供給する方法およびシステム | |
| EP0665496B1 (en) | Method and apparatus for run-time error checking using dynamic patching | |
| US20070118725A1 (en) | CPU life-extension apparatus and method | |
| US20050268195A1 (en) | Apparatus and method for improving emulation speed of high-level languages in on-chip emulation systems | |
| US5813043A (en) | Method and system including memory patching utilizing a transmission control signal and circuit | |
| JP2008009721A (ja) | 評価システム及びその評価方法 | |
| KR100251381B1 (ko) | 휘발성메모리의초기화장치및방법 | |
| JPH0212363A (ja) | コンピユータ・システムの初期設定方法及びその装置 | |
| JPH0827730B2 (ja) | シングルチップマイクロコンピュータ及びそのテスト方法 | |
| JP2677043B2 (ja) | プログラム開発支援装置 | |
| JP3565987B2 (ja) | エミュレータ装置 | |
| US20010049794A1 (en) | Write protection software for programmable chip | |
| JPH09319615A (ja) | カーネルデバッガにおけるソフトウェアブレークポイント管理方式 | |
| JPS60112148A (ja) | メモリ装置 | |
| JP3102568B2 (ja) | ソフトウエア開発装置 | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JP2788353B2 (ja) | タスクトレース方法 | |
| JP3535337B2 (ja) | マイコンのエミュレーターのプログラムローディング装置 | |
| JPH06309236A (ja) | メモリの不正書込み検出回路 | |
| KR100393985B1 (ko) | 메모리 영역 보호 장치 및 방법 | |
| JP2642975B2 (ja) | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ | |
| CN114942896A (zh) | 一种c语言内存块的管理方法及终端 | |
| JPH1021110A (ja) | エミュレータ | |
| JPS6282438A (ja) | 情報処理装置におけるデバツグ割込み制御方式 | |
| JPH1027153A (ja) | バス転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |