JP2642975B2 - Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ - Google Patents
Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータInfo
- Publication number
- JP2642975B2 JP2642975B2 JP63333697A JP33369788A JP2642975B2 JP 2642975 B2 JP2642975 B2 JP 2642975B2 JP 63333697 A JP63333697 A JP 63333697A JP 33369788 A JP33369788 A JP 33369788A JP 2642975 B2 JP2642975 B2 JP 2642975B2
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- test
- chip microcomputer
- data
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、EEPROMを内蔵したワンチップマイクロコン
ピュータに於けるEEPROMのテスト方式に関する。
ピュータに於けるEEPROMのテスト方式に関する。
（従来の技術） EEPROMをワンチップマイクロコンピュータに内蔵した
ものが開発されてきている。この種のワンチップマイク
ロコンピュータ内のEEPROMのテストは、外部からテスト
パターン信号を入力し、EEPROMにテストパターンを書き
込み、書き込まれたテストパターンを読み出し、正確に
書き込まれているか否かを判断することにより行われて
いる。
ものが開発されてきている。この種のワンチップマイク
ロコンピュータ内のEEPROMのテストは、外部からテスト
パターン信号を入力し、EEPROMにテストパターンを書き
込み、書き込まれたテストパターンを読み出し、正確に
書き込まれているか否かを判断することにより行われて
いる。
（発明が解決しようとする課題） 上述のようにEEPROMのテスト方式では、テストパター
ンを入力するための外部装置が必要であり、また該テス
トパターンを入力し、書き込まれたテストパターンを読
み出し比較するという煩雑な作業が強いられる。更に、
ワンチップマイクロコンピュータが製品に組み込まれた
後では、EEPROMのテストを行うことができない。
ンを入力するための外部装置が必要であり、また該テス
トパターンを入力し、書き込まれたテストパターンを読
み出し比較するという煩雑な作業が強いられる。更に、
ワンチップマイクロコンピュータが製品に組み込まれた
後では、EEPROMのテストを行うことができない。
よって、本発明の目的は、テストパターン入力のため
の外部装置を用いずとも簡単にワンチップマイクロコン
ピュータ内のEEPROMをテストすることかでき、かつ製品
に組み込まれた後でもテストすることが可能なEEPROMの
テスト方式を提供することにある。
の外部装置を用いずとも簡単にワンチップマイクロコン
ピュータ内のEEPROMをテストすることかでき、かつ製品
に組み込まれた後でもテストすることが可能なEEPROMの
テスト方式を提供することにある。
（課題を解決するための手段） 本発明のEEPROM内蔵ワンチップマイクロコンピュータ
は、該マイクロコンピュータの制御プログラムと上記EE
PROMのテストプログラムとを内蔵したマスクROM、該マ
スクROM内の上記テストプログラムに基づき、該マスクR
OM内の上記制御プログラムデータを上記EEPROMに書き込
む手段、上記EEPROMに書き込まれた上記制御プログラム
データと上記マスクROM内の元の制御プログラムデータ
とを比較する手段、及び上記EEPROMに書き込まれた上記
制御プログラムデータと上記マスクROM内の元の制御プ
ラグラムデータとが一致しなければ不良と判断する手段
を備え、上記マスクROM内の上記制御プログラムをテス
ト用データとして上記EEPROMのテストを行う構成とした
ことを特徴とするものであり、そのことにより上記目的
が達成される。
は、該マイクロコンピュータの制御プログラムと上記EE
PROMのテストプログラムとを内蔵したマスクROM、該マ
スクROM内の上記テストプログラムに基づき、該マスクR
OM内の上記制御プログラムデータを上記EEPROMに書き込
む手段、上記EEPROMに書き込まれた上記制御プログラム
データと上記マスクROM内の元の制御プログラムデータ
とを比較する手段、及び上記EEPROMに書き込まれた上記
制御プログラムデータと上記マスクROM内の元の制御プ
ラグラムデータとが一致しなければ不良と判断する手段
を備え、上記マスクROM内の上記制御プログラムをテス
ト用データとして上記EEPROMのテストを行う構成とした
ことを特徴とするものであり、そのことにより上記目的
が達成される。
（作用） 本発明によれば、ワンチップマイクロコンピュータ内
のCPUにより、ROM内の制御プログラムデータを利用して
EEPROMのテストが行われる。したがって、テストパター
ンを入力するための外部装置を必要とせず、また繁雑な
テストパターンの入力や読み出し等の作業を強いられず
に、EEPROMのテストを行い得る。更に、ワンチップマイ
クロコンピュータ内でテストを行うことができるので、
製品に組み込んだ後でもEEPROMのテストを行うことがで
きる。
のCPUにより、ROM内の制御プログラムデータを利用して
EEPROMのテストが行われる。したがって、テストパター
ンを入力するための外部装置を必要とせず、また繁雑な
テストパターンの入力や読み出し等の作業を強いられず
に、EEPROMのテストを行い得る。更に、ワンチップマイ
クロコンピュータ内でテストを行うことができるので、
製品に組み込んだ後でもEEPROMのテストを行うことがで
きる。
（実施例） 本発明を実施例について以下に説明する。
第１図は、本発明が適用されるワンチップマイクロコ
ンピュータの内部を示す概略ブロック図である。１はCP
Uを、２はマスクROMを、３はEEPROMを、４はワンチップ
マイクロコンピュータを示す。尚、説明を簡単にするた
めに、第１図では、上述のCPU1、マスクROM2及びEEPROM
3のみを図示してあり、その他の詳細な構造の図示は省
略している。
ンピュータの内部を示す概略ブロック図である。１はCP
Uを、２はマスクROMを、３はEEPROMを、４はワンチップ
マイクロコンピュータを示す。尚、説明を簡単にするた
めに、第１図では、上述のCPU1、マスクROM2及びEEPROM
3のみを図示してあり、その他の詳細な構造の図示は省
略している。
マスクROM2内には、他のデータと共にEEPROM3のテス
トプログラムが記憶されている。EEPROM3のテストモー
ド時には、CPU1によりこのテストプログラムが起動され
る。このテストプログラムの動作を、第２図及び第３図
を参照しつつ説明する。
トプログラムが記憶されている。EEPROM3のテストモー
ド時には、CPU1によりこのテストプログラムが起動され
る。このテストプログラムの動作を、第２図及び第３図
を参照しつつ説明する。
第２図は、マスクROM2内のメモリマップを示す。先
ず、CPU1は、マスクROM2内のテストプログラム2bに従っ
てメインプログラム部のデータ2aをEEPROM3に書き込
む。EEPROM3の記憶容量が、マスクROM2のデータ2aの大
きさ大きい場合には、EEPROM3の全ビットにデータが書
き込めるように、この書き込み動作を数回繰り返す。書
き込まれたEEPROM3のメモリマップを第３図に示す。ROM
メインプログラム3a〜3cはそれぞれ１回目〜３回目に書
き込まれたデータであり、EEPROM3の全領域にはそれら
のデータが書き込まれている。
ず、CPU1は、マスクROM2内のテストプログラム2bに従っ
てメインプログラム部のデータ2aをEEPROM3に書き込
む。EEPROM3の記憶容量が、マスクROM2のデータ2aの大
きさ大きい場合には、EEPROM3の全ビットにデータが書
き込めるように、この書き込み動作を数回繰り返す。書
き込まれたEEPROM3のメモリマップを第３図に示す。ROM
メインプログラム3a〜3cはそれぞれ１回目〜３回目に書
き込まれたデータであり、EEPROM3の全領域にはそれら
のデータが書き込まれている。
次に、EEPROM3からROMメインプログラム3a〜3cのデー
タを順次読み出し、マスクROM内の相当のデータ値と比
較することにより、EEPROM3に正確にデータが書き込ま
れているか否かを調べる。両者が一致しない場合は、該
当データを記憶しているEEPROM3の番地が不良であると
判断される。不良番地が判明した場合には、EEPROM3の
該不良番地を飛ばし、別の番地を用いることが可能とな
る。従って、EEPRO内の番地の内、正確に動作する番地
のみを使用することができ、EEPROMの信頼性を高め得
る。
タを順次読み出し、マスクROM内の相当のデータ値と比
較することにより、EEPROM3に正確にデータが書き込ま
れているか否かを調べる。両者が一致しない場合は、該
当データを記憶しているEEPROM3の番地が不良であると
判断される。不良番地が判明した場合には、EEPROM3の
該不良番地を飛ばし、別の番地を用いることが可能とな
る。従って、EEPRO内の番地の内、正確に動作する番地
のみを使用することができ、EEPROMの信頼性を高め得
る。
（発明の効果） このように、本発明によれば、ワンチップマイクロコ
ンピュータ単体だけで、即ち外部的なテストパターン入
力装置等を用いることなく、内蔵されたEEPROMのテスト
を行うことができる。従って、EEPROMのテストを従来に
比べて極めて容易に行うことができると共に、製品に組
み込まれた後でもEEPROMのテストを行うことが可能とな
る。更に、このテスト結果に基づき、EEPROMの不良ビッ
トを回避して用いることも可能となり、従ってワンチッ
プマイクロコンピュータに内蔵されたEEPROMの信頼性を
効果的に高めることが可能となる。
ンピュータ単体だけで、即ち外部的なテストパターン入
力装置等を用いることなく、内蔵されたEEPROMのテスト
を行うことができる。従って、EEPROMのテストを従来に
比べて極めて容易に行うことができると共に、製品に組
み込まれた後でもEEPROMのテストを行うことが可能とな
る。更に、このテスト結果に基づき、EEPROMの不良ビッ
トを回避して用いることも可能となり、従ってワンチッ
プマイクロコンピュータに内蔵されたEEPROMの信頼性を
効果的に高めることが可能となる。
第１図は本発明の一実施例が適用されるワンチップマイ
クロコンピュータの概略ブロック図、第２図はマスクRO
Mのメモリマップを示す図、第３図はデータを書き込ん
だ後のEEPROMのメモリマップを示す図である。 １……CPU、２……マスクROM、３……EEPROM、４……ワ
ンチップマイクロコンピュータ。
クロコンピュータの概略ブロック図、第２図はマスクRO
Mのメモリマップを示す図、第３図はデータを書き込ん
だ後のEEPROMのメモリマップを示す図である。 １……CPU、２……マスクROM、３……EEPROM、４……ワ
ンチップマイクロコンピュータ。
Claims (1)
- 【請求項１】EEPROM内蔵ワンチップマイクロコンピュー
タにおいて、該マイクロコンピュータの制御プログラム
と上記EEPROMのテストプログラムとを内蔵したマスクRO
M、該マスクROM内の上記テストプログラムに基づき、該
マスクROM内の上記制御プログラムデータを上記EEPROM
に書き込む手段、上記EEPROMに書き込まれた上記制御プ
ログラムデータと上記マスクROM内の元の制御プログラ
ムデータとを比較する手段、及び上記EEPROMに書き込ま
れた上記制御プログラムデータと上記マスクROM内の元
の制御プログラムデータとが一致しなければ不良と判断
する手段を備え、上記マスクROM内の上記制御プログラ
ムをテスト用データとして上記EEPROMのテストを行う構
成としたことを特徴とするEEPROM内蔵ワンチップマイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63333697A JP2642975B2 (ja) | 1988-12-28 | 1988-12-28 | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63333697A JP2642975B2 (ja) | 1988-12-28 | 1988-12-28 | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02178742A JPH02178742A (ja) | 1990-07-11 |
| JP2642975B2 true JP2642975B2 (ja) | 1997-08-20 |
Family
ID=18268954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63333697A Expired - Fee Related JP2642975B2 (ja) | 1988-12-28 | 1988-12-28 | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2642975B2 (ja) |
-
1988
- 1988-12-28 JP JP63333697A patent/JP2642975B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02178742A (ja) | 1990-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0827730B2 (ja) | シングルチップマイクロコンピュータ及びそのテスト方法 | |
| JP2642975B2 (ja) | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ | |
| JPS6222199B2 (ja) | ||
| JPS5916360B2 (ja) | 記憶装置の診断方式 | |
| JPH048838B2 (ja) | ||
| JPH0831122B2 (ja) | Ｉｃカードにおけるコマンド処理方法 | |
| JPS6373339A (ja) | 携帯可能電子装置のテスト方法 | |
| JPH07335000A (ja) | 不揮発性メモリ | |
| JP2954666B2 (ja) | メモリチェック方式 | |
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JPS61261900A (ja) | 半導体集積回路装置 | |
| JPH01118933A (ja) | シングルチップマイクロコンピュータ | |
| JPH01121945A (ja) | シングルチップマイクロコンピュータ | |
| JPH04372025A (ja) | アクセスビットつき記憶装置 | |
| JP2641917B2 (ja) | メモリ素子 | |
| JPH06103172A (ja) | メモリに対する試験方法 | |
| JP2677043B2 (ja) | プログラム開発支援装置 | |
| JPH0219933A (ja) | 記憶回路制御装置 | |
| JPS59153247A (ja) | デバツグ装置 | |
| JPH08138391A (ja) | フラッシュメモリ制御方式 | |
| JPH03211619A (ja) | データ処理装置 | |
| JP2978658B2 (ja) | プログラム開発支援装置 | |
| JPH09297830A (ja) | Ｉｃカード | |
| JPS6072044A (ja) | パックアップメモリの検査方式 | |
| JPH0398119A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |