JPS6072044A - パックアップメモリの検査方式 - Google Patents
パックアップメモリの検査方式Info
- Publication number
- JPS6072044A JPS6072044A JP58179159A JP17915983A JPS6072044A JP S6072044 A JPS6072044 A JP S6072044A JP 58179159 A JP58179159 A JP 58179159A JP 17915983 A JP17915983 A JP 17915983A JP S6072044 A JPS6072044 A JP S6072044A
- Authority
- JP
- Japan
- Prior art keywords
- data
- backup memory
- memory
- volatile
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、バッテリーによりバックアップされた揮発
性のメモリ（一般的には、ＲＡＭであるから、以下ＲＡ
Ｍで代表する〕内のデータの有効性を判別する、バック
アップメモリの検査方式に関するものである。
性のメモリ（一般的には、ＲＡＭであるから、以下ＲＡ
Ｍで代表する〕内のデータの有効性を判別する、バック
アップメモリの検査方式に関するものである。
従来、ＲＡＭがバッテリーによってバンクアップされて
いないシステムにおいては、電源が瞬断されたときや停
電があったときの後に、システムの再起動を行なう際、
上記ＲＡＭの全エリアをクリヤしていた。
いないシステムにおいては、電源が瞬断されたときや停
電があったときの後に、システムの再起動を行なう際、
上記ＲＡＭの全エリアをクリヤしていた。
これに対し、ＲＡＭがバッテリーによってバックアップ
されたシステムでは、例えば、パリティ−チェック方式
を採用したものがあった。
されたシステムでは、例えば、パリティ−チェック方式
を採用したものがあった。
第１図のように、ＲＡＭＩを７５ｒ要の容量を有するバ
ッテリー２によりバックアップする。ＲＡＭＩには、パ
リティ−ジェネレータ３が接続され、ＲＡＭ１内のデー
タに対して、このデータの書き込み時に、例えば、１バ
イト単位にパリティ−ビットを作成し、パリティ−レジ
スタ４へ格納しておく。このパリティ−レジスタ４ば、
実際上、ＲＡＭ１の一部である。
ッテリー２によりバックアップする。ＲＡＭＩには、パ
リティ−ジェネレータ３が接続され、ＲＡＭ１内のデー
タに対して、このデータの書き込み時に、例えば、１バ
イト単位にパリティ−ビットを作成し、パリティ−レジ
スタ４へ格納しておく。このパリティ−レジスタ４ば、
実際上、ＲＡＭ１の一部である。
この後、ｌＩｔＡＭｉ内のデータが読み出されると、パ
リティ−ジェネレータ３は、読み出されたデータに基づ
いて新らたにパリティ−ビットを作成し、このパリティ
−ビットとパリティ−レジスタ４内に格納されている対
応するパリティ−ビットとをパリティ−エラー検出回路
５へ送出する。パリティ−エラー検出回路５は、送出さ
れにパリティ−ビットを比較し、一致せぬときにはエラ
ー信号６を出力し、例えば、ＣＰＵ（中央処理装置）へ
割り込みをかげる。これにより、ＣＰＵは、１１ Ａ
Ｍ１内の全エリアをクリヤする等のＤ１定の処理を行な
う。
リティ−ジェネレータ３は、読み出されたデータに基づ
いて新らたにパリティ−ビットを作成し、このパリティ
−ビットとパリティ−レジスタ４内に格納されている対
応するパリティ−ビットとをパリティ−エラー検出回路
５へ送出する。パリティ−エラー検出回路５は、送出さ
れにパリティ−ビットを比較し、一致せぬときにはエラ
ー信号６を出力し、例えば、ＣＰＵ（中央処理装置）へ
割り込みをかげる。これにより、ＣＰＵは、１１ Ａ
Ｍ１内の全エリアをクリヤする等のＤ１定の処理を行な
う。
しかしながら、この手法によると、パリティ−チェック
のためのハードウェアが必要であるから、構成が複雑化
し、大型化する。したがって、特に、ミニコン、マイコ
ンと称される小型計算機システムには、採用しにくいも
のであった。
のためのハードウェアが必要であるから、構成が複雑化
し、大型化する。したがって、特に、ミニコン、マイコ
ンと称される小型計算機システムには、採用しにくいも
のであった。
これに対し、パリティ−チェックのためのハードウェア
なしに、ＲＡＭ１をバッテリー２でバックアップする手
法として、バッテリー２の容量を必要量まで大きくする
ことも考えられる。
なしに、ＲＡＭ１をバッテリー２でバックアップする手
法として、バッテリー２の容量を必要量まで大きくする
ことも考えられる。
しかし、この手法によっても、システムがバッテリー２
のために大型化し、コスト高となる欠点があった。
のために大型化し、コスト高となる欠点があった。
本発明は、このような従来手法が有する欠点に鑑みなさ
れたもので、その目的は、システムのハードウェアが大
型化、複雑化することなく簡単な構成で、揮発性のメモ
リ内のデータの有効性を判別可能なパックアップメ七り
の検査方式を提供することである。
れたもので、その目的は、システムのハードウェアが大
型化、複雑化することなく簡単な構成で、揮発性のメモ
リ内のデータの有効性を判別可能なパックアップメ七り
の検査方式を提供することである。
そこで、本発明では、不揮発性のメモリとバッテリーバ
ックアップされた揮発性のバックアップメモリとを具備
するシステムの上記不揮発性のメモリ内に所定量の検査
データを持たせたバックアップメモリの検査方式におい
て、この検査データを所定時に上記揮発性のバックアッ
プメモリへ書き込む書込手段と、イニシャルスタートか
電源断の後のスタートかを判定するスタート原因判定手
段と、このスタート原因判定手段から電源断の後のスタ
ートである旨のデータを受けると上記揮発性のバックア
ップメモリに書き込まれた検査データと上記不揮発性の
メモリに保持された検査データとを読み出して比較する
比較手段とを設け、この比較手段の比較結果に基づいて
上記揮発性のバックアップメモリ内の全データの有効性
を判別するようにして、上記目的を達成したものである
。
ックアップされた揮発性のバックアップメモリとを具備
するシステムの上記不揮発性のメモリ内に所定量の検査
データを持たせたバックアップメモリの検査方式におい
て、この検査データを所定時に上記揮発性のバックアッ
プメモリへ書き込む書込手段と、イニシャルスタートか
電源断の後のスタートかを判定するスタート原因判定手
段と、このスタート原因判定手段から電源断の後のスタ
ートである旨のデータを受けると上記揮発性のバックア
ップメモリに書き込まれた検査データと上記不揮発性の
メモリに保持された検査データとを読み出して比較する
比較手段とを設け、この比較手段の比較結果に基づいて
上記揮発性のバックアップメモリ内の全データの有効性
を判別するようにして、上記目的を達成したものである
。
第２図は、本発明の構成を示すブロック図である。同図
において、２１はＲＯＭ、２２はバッテリー２６でバッ
クアップされたＲＡＭを夫々示す。
において、２１はＲＯＭ、２２はバッテリー２６でバッ
クアップされたＲＡＭを夫々示す。
ＲＯＭ２１には検査データ２１Ａが格納されている。２
３は書込手段を示し、この書込手段２３は、ＲＯＭｚＩ
内の検査データ２１ＡをＲＡＭ２２の領域２２Ａに書き
込むものである。２４は、スタート原因判定手段を示し
、スタート原因判定手段２４は、システムのスタートの
原因がイニシャルスタートなのか、電源断の後（電源の
瞬断、停電等の後）のスタートなのかを判定し、イニシ
ャルスタートである旨のデータ２４Ａは書込手段２３へ
送出し、電源断の後のスタートである旨のデータ２４Ｂ
は比較手段２５へ送出するものである。
３は書込手段を示し、この書込手段２３は、ＲＯＭｚＩ
内の検査データ２１ＡをＲＡＭ２２の領域２２Ａに書き
込むものである。２４は、スタート原因判定手段を示し
、スタート原因判定手段２４は、システムのスタートの
原因がイニシャルスタートなのか、電源断の後（電源の
瞬断、停電等の後）のスタートなのかを判定し、イニシ
ャルスタートである旨のデータ２４Ａは書込手段２３へ
送出し、電源断の後のスタートである旨のデータ２４Ｂ
は比較手段２５へ送出するものである。
比較手段２５は、電源断の後のスタートである旨のデー
タ２４Ｂを受け取ると、ＲＯＭ２１の検査データ２１Ａ
と、ＲＡＭ２２の領域２２Ａに格納されて〜する検査デ
ータとを読み出し、これらのデ−夕を比較する。そして
、これら検査データ２１Ａと領域・２２ｋ、に格納され
ていた検査データとが完全に一致すると、完全に一致し
た旨の比較結果のデータ２５Ａを出力し、上記検査デー
タが不一致となると、その時点で、不一致となった旨の
比較結果のデータ２５Ｂを出力する。不一致となった旨
の比較結果のデータ２５Ｂは、書込手段２３へ与えられ
る。ここで、書込手段２３は、イニシャルスタートであ
る旨のデータ２４Ａが与えられたときに、先ず、ＲＯＭ
２１内の検査データ２１ＡをＲＡＭ２２の領域２２Ａへ
書き込み、また、比較手段２５から不一致となった旨の
比較結果のデータ２５Ｂが与えられたときに、ＲＯＭ２
１内の検査データ２１ＡをＲＡＭ２２の領域２２Ａへ書
き込むものである。
タ２４Ｂを受け取ると、ＲＯＭ２１の検査データ２１Ａ
と、ＲＡＭ２２の領域２２Ａに格納されて〜する検査デ
ータとを読み出し、これらのデ−夕を比較する。そして
、これら検査データ２１Ａと領域・２２ｋ、に格納され
ていた検査データとが完全に一致すると、完全に一致し
た旨の比較結果のデータ２５Ａを出力し、上記検査デー
タが不一致となると、その時点で、不一致となった旨の
比較結果のデータ２５Ｂを出力する。不一致となった旨
の比較結果のデータ２５Ｂは、書込手段２３へ与えられ
る。ここで、書込手段２３は、イニシャルスタートであ
る旨のデータ２４Ａが与えられたときに、先ず、ＲＯＭ
２１内の検査データ２１ＡをＲＡＭ２２の領域２２Ａへ
書き込み、また、比較手段２５から不一致となった旨の
比較結果のデータ２５Ｂが与えられたときに、ＲＯＭ２
１内の検査データ２１ＡをＲＡＭ２２の領域２２Ａへ書
き込むものである。
従って、イニシャルスタート時に、ＲＯＭ２ ｉ内の検
査データ２１ＡがＲＡＭ２２の領域２２Ａに書き込まれ
、以降、電源断となるまで、そのまま、状態が保持され
る。電源断となり、再スタートとなると、スタート原因
判定手段２４は、電源断の後のスタートであると判定し
て、電源断の後のスタートである旨のデータ２４Ｂを比
較手段２５へ与える。そこで、比較手段２５は、ＲＯＭ
Ｚ ｉ内の検査データ２１ＡとＲＡＭ２２の領域２２Ａ
に格納された検査データとを読み出し、これらを比較す
る。比較の結果、比較手段２５は、完全に一致した旨の
比較結果のデータ２５Ａ、または、不一致となった旨の
比較結果のデータ２５Ｂを出力する。これら出力に基づ
いて、完全に一致した旨の比較結果のデータ２５Ａが出
力されたときには、ＲＡＭ２２内の全データが有効であ
るとして処理を行ない、不一致となった旨の比較結果の
データ２５Ｂが出力されたときには、ＲＡＭ２２の全エ
リアをクリヤする等の処理を行なうことができる。一方
、書込手段２３は、不一致となった旨の比較結果のデー
タ２５Ｂを受けて、ＲＯＭ２ を内の検査データ２１Ａ
をＲＡＭ２２内の領域２２人へ格納し、次に電源断とな
った後の検査に備える。
査データ２１ＡがＲＡＭ２２の領域２２Ａに書き込まれ
、以降、電源断となるまで、そのまま、状態が保持され
る。電源断となり、再スタートとなると、スタート原因
判定手段２４は、電源断の後のスタートであると判定し
て、電源断の後のスタートである旨のデータ２４Ｂを比
較手段２５へ与える。そこで、比較手段２５は、ＲＯＭ
Ｚ ｉ内の検査データ２１ＡとＲＡＭ２２の領域２２Ａ
に格納された検査データとを読み出し、これらを比較す
る。比較の結果、比較手段２５は、完全に一致した旨の
比較結果のデータ２５Ａ、または、不一致となった旨の
比較結果のデータ２５Ｂを出力する。これら出力に基づ
いて、完全に一致した旨の比較結果のデータ２５Ａが出
力されたときには、ＲＡＭ２２内の全データが有効であ
るとして処理を行ない、不一致となった旨の比較結果の
データ２５Ｂが出力されたときには、ＲＡＭ２２の全エ
リアをクリヤする等の処理を行なうことができる。一方
、書込手段２３は、不一致となった旨の比較結果のデー
タ２５Ｂを受けて、ＲＯＭ２ を内の検査データ２１Ａ
をＲＡＭ２２内の領域２２人へ格納し、次に電源断とな
った後の検査に備える。
このよ５に、本発明では、イニシャルスタート時、ある
いは電源断の後にＲＡＭ２２内のデータが有効でないと
判別された時に、ＲＯＭ２１内の検査データ２１ＡをＲ
ＡＭ２ｚの領域２２Ａへ書き込むようにして、この時点
でのＲＡＭ２２の領域２２Ａに書き込まれた検査データ
とＲＯＭ２１内の検査データ２１Ａとの同一性を保証す
る。
いは電源断の後にＲＡＭ２２内のデータが有効でないと
判別された時に、ＲＯＭ２１内の検査データ２１ＡをＲ
ＡＭ２ｚの領域２２Ａへ書き込むようにして、この時点
でのＲＡＭ２２の領域２２Ａに書き込まれた検査データ
とＲＯＭ２１内の検査データ２１Ａとの同一性を保証す
る。
これ以降に電源断となると、ＲＡＭ２２はバッテリー２
６でバックアップされているものの、このバックアップ
によりデータが有効に保持されたかを検査するため、上
記同一性がこの時点になっても保たれているか否かを調
べることによって、ＲＡＭｚ２の全データが有効に保持
されたかあるいは保持されなかったかを判別している。
６でバックアップされているものの、このバックアップ
によりデータが有効に保持されたかを検査するため、上
記同一性がこの時点になっても保たれているか否かを調
べることによって、ＲＡＭｚ２の全データが有効に保持
されたかあるいは保持されなかったかを判別している。
従って、この判別が正しく行なわれることを保証するた
めには、ＲＡＭｚ２の容量に対する検査データの量の割
合が多けれは多いほど、正しく牛」別できる確率を上昇
させ得る。しかし、あまり多いと、本来必要なデータ格
納領域を圧迫する。従って、ＲＡＭ２２の容量が８にバ
イトであるとき検査データを２５６バイトとすると十分
な信８Ｙ度で上記判別を行ない得る。また、ＲＡＭ２２
の領域２２Ａは連続するアドレスの領域としても良いが
、判別の精度を上昇させるためには“、離散するアドレ
スとする方が良い。これは、ＲＡＭ２２内の空間的に連
続する領域のみを対象にして判別を行なうと、その領域
のみ同一性が保たれ、他の領域では同一性が保たれなか
った場合、正確に判別を行なうことができないからであ
る。これを防止するため、アドレス自体を２５６バイト
程度の長さにしておけば、十分であるが、更に離散的ア
ドレスとすることにより、上記判別の信頼性を上昇でき
るものである。
めには、ＲＡＭｚ２の容量に対する検査データの量の割
合が多けれは多いほど、正しく牛」別できる確率を上昇
させ得る。しかし、あまり多いと、本来必要なデータ格
納領域を圧迫する。従って、ＲＡＭ２２の容量が８にバ
イトであるとき検査データを２５６バイトとすると十分
な信８Ｙ度で上記判別を行ない得る。また、ＲＡＭ２２
の領域２２Ａは連続するアドレスの領域としても良いが
、判別の精度を上昇させるためには“、離散するアドレ
スとする方が良い。これは、ＲＡＭ２２内の空間的に連
続する領域のみを対象にして判別を行なうと、その領域
のみ同一性が保たれ、他の領域では同一性が保たれなか
った場合、正確に判別を行なうことができないからであ
る。これを防止するため、アドレス自体を２５６バイト
程度の長さにしておけば、十分であるが、更に離散的ア
ドレスとすることにより、上記判別の信頼性を上昇でき
るものである。
第３図に、本発明を適用した計算機システムのブロック
図を示す。同図において、３１はＣＰＵ（中央処理装置
ンを示し、３３はＲＯＭ、 ３４はＲＡＭ、３ ｓは入
出力インタフェースを夫々示す。
図を示す。同図において、３１はＣＰＵ（中央処理装置
ンを示し、３３はＲＯＭ、 ３４はＲＡＭ、３ ｓは入
出力インタフェースを夫々示す。
これらＣＰＵ３１と、ＲＯＭ３３、ＲＡＭ３４、入出力
インタフェース３５は、バス３２によって接続される。
インタフェース３５は、バス３２によって接続される。
ここで、バス３２はデータバス、アドレスバス、コント
ロールバスヲ含ミ、このバス３２には、他の構成要素が
接続されても良い。更に、ＲＡＭ３４はバッテリー３６
によってバックアップされている。また、ＲＯＭａ ａ
には検査データが格納されているとともに、第４図に示
すようなフローチャートの動作を行な、う為、十数ステ
ップのプログラムが格納され、その他システムの制御に
必要なプログラムが格納されている。
ロールバスヲ含ミ、このバス３２には、他の構成要素が
接続されても良い。更に、ＲＡＭ３４はバッテリー３６
によってバックアップされている。また、ＲＯＭａ ａ
には検査データが格納されているとともに、第４図に示
すようなフローチャートの動作を行な、う為、十数ステ
ップのプログラムが格納され、その他システムの制御に
必要なプログラムが格納されている。
以下、第４図の７日−チャードに従って、動作を説明す
る。先ず、システムがスタートとなると、ＣＰＵ３１は
第４図の７０−チャートのプログラムに従って、ＲＡＭ
３４内のイニシャルフラグを読み出し、イニシャルスタ
ートか否か判断する。
る。先ず、システムがスタートとなると、ＣＰＵ３１は
第４図の７０−チャートのプログラムに従って、ＲＡＭ
３４内のイニシャルフラグを読み出し、イニシャルスタ
ートか否か判断する。
このイニシャルフラグが例えば、ｒＯＪであればイニシ
ャルスタートとし、「１」であればイニシャルスタート
でないと判Ｉｔノ〒する。
ャルスタートとし、「１」であればイニシャルスタート
でないと判Ｉｔノ〒する。
今、イニシャルフラグがｒＯＪでありＹＥＳへ分岐する
と、ＣＰＵ３１は、バス３２を介してＲＡＭ３４の全エ
リアをクリヤする。次に、ＣＰＵ３１はＲＯＭ３ａ内の
検査データをバス３２を介して読み出し、バス３２を介
してＲＡＭ３４内の所定領域へ格納する。この格納動作
が終了すると、ＣＰＵ３１はイニシャルフラグをリセッ
ト（「工」とし）ＲＯＭ３２内のシステムのＩＬ制御に
必要な通常のプログラムに基づ（動作へ移行する。
と、ＣＰＵ３１は、バス３２を介してＲＡＭ３４の全エ
リアをクリヤする。次に、ＣＰＵ３１はＲＯＭ３ａ内の
検査データをバス３２を介して読み出し、バス３２を介
してＲＡＭ３４内の所定領域へ格納する。この格納動作
が終了すると、ＣＰＵ３１はイニシャルフラグをリセッ
ト（「工」とし）ＲＯＭ３２内のシステムのＩＬ制御に
必要な通常のプログラムに基づ（動作へ移行する。
このような動作が続けられているうちに、電源断となり
、その後システムがスタートとなると、ＣＰＵ３１は、
再び第４図のフローチャートのプログラムを実行する。
、その後システムがスタートとなると、ＣＰＵ３１は、
再び第４図のフローチャートのプログラムを実行する。
ＣＰＵａ １は先ず、ＲＡＭ３４のイニシャルフラグを
読み出し、イニシャルスタートか否か判断する。
読み出し、イニシャルスタートか否か判断する。
ここでは、イニシャルフラグは「１」であるから、ＮＯ
へ分岐する。ＣＰＵ３１はそこで、ＲＯＭ３３の検査デ
ータとＲＡＭ３４の検査データとをバス３２を介して読
み出し、対応するデータが一致するか否か調べる。この
ようにして一致するか否かを調べた結果、全部が一致し
たときは、ＹＥＳへ分岐し、ＲＯＭ３３内のシステムの
制御に必要な通常のプログラムに基づく動作へ移行する
。また、一致するか否かを調べた結果、１ビツトでも一
致せぬときは、一致せぬことが発見された時点で、Ｎｏ
へ分岐し、ＣＰＵ３１はＲＡＭａ ４の全データが無効
であるとして、ＲＡＭ３４の全エリアをクリヤし、更に
、バス３２を介してＲＯＭ３３内の検査データを読み出
し、これをバス３２を介してＲＡＭ３４０所定領域へ格
納する。この後ＣＰＵ３１はイニシャルフラグをリセッ
ト（「ｌ」とする）し、ＲＯＭ３３内のシステムの制御
に必要な通常のプログラムに基づく動作へ移行する。
へ分岐する。ＣＰＵ３１はそこで、ＲＯＭ３３の検査デ
ータとＲＡＭ３４の検査データとをバス３２を介して読
み出し、対応するデータが一致するか否か調べる。この
ようにして一致するか否かを調べた結果、全部が一致し
たときは、ＹＥＳへ分岐し、ＲＯＭ３３内のシステムの
制御に必要な通常のプログラムに基づく動作へ移行する
。また、一致するか否かを調べた結果、１ビツトでも一
致せぬときは、一致せぬことが発見された時点で、Ｎｏ
へ分岐し、ＣＰＵ３１はＲＡＭａ ４の全データが無効
であるとして、ＲＡＭ３４の全エリアをクリヤし、更に
、バス３２を介してＲＯＭ３３内の検査データを読み出
し、これをバス３２を介してＲＡＭ３４０所定領域へ格
納する。この後ＣＰＵ３１はイニシャルフラグをリセッ
ト（「ｌ」とする）し、ＲＯＭ３３内のシステムの制御
に必要な通常のプログラムに基づく動作へ移行する。
尚、この実施例では、ＲＡＭ３４内にイニシャルフラグ
を設け、これを参照してイニシャルスタートか否か判断
している。これは、イニシャルフラグが１ビツトであり
、ＲＡＭ３４のデータが有効でない場合でもイニシャル
フラグが反転する確率が低いことによる。従って、この
点の精度を向上させるために、例えば、スタートスイッ
チに再投入用のものを設けるよ５にする。または、イニ
シャルフラグをＲＡＭ３４とは別に７リツプフロツプの
形式で設け、これを長時間にわたってバッテリーバック
アップするようにする。この場合、フリラグフロップを
長時間にわたってバッテリーバックアップしても、大容
量の電源は不要である。
を設け、これを参照してイニシャルスタートか否か判断
している。これは、イニシャルフラグが１ビツトであり
、ＲＡＭ３４のデータが有効でない場合でもイニシャル
フラグが反転する確率が低いことによる。従って、この
点の精度を向上させるために、例えば、スタートスイッ
チに再投入用のものを設けるよ５にする。または、イニ
シャルフラグをＲＡＭ３４とは別に７リツプフロツプの
形式で設け、これを長時間にわたってバッテリーバック
アップするようにする。この場合、フリラグフロップを
長時間にわたってバッテリーバックアップしても、大容
量の電源は不要である。
以上説明したように本発明によれば、バックアップメモ
リを検査するために、ハードウェアを大泣化複雑化する
必要がない。しかも、揮発性のメモリのデータ領域の１
．Ａ２程度（８にバイトのＲＡＭで、検査データが２５
６バイト９以下を、検査データ格納用に用〜するだげな
ので、パリティ−チェック方式では、データ領域のＩＡ
、１／９のチェックピットレジスタが必要であるのに比
ベメそり領域を有効に利用できる。更に、検査のための
プログラムも十数ステップで実現でき、他のプログラム
領域を圧迫することもない。
リを検査するために、ハードウェアを大泣化複雑化する
必要がない。しかも、揮発性のメモリのデータ領域の１
．Ａ２程度（８にバイトのＲＡＭで、検査データが２５
６バイト９以下を、検査データ格納用に用〜するだげな
ので、パリティ−チェック方式では、データ領域のＩＡ
、１／９のチェックピットレジスタが必要であるのに比
ベメそり領域を有効に利用できる。更に、検査のための
プログラムも十数ステップで実現でき、他のプログラム
領域を圧迫することもない。
従って、本発明の方式は、比較的小屋のバッテリーで揮
発性のメモリをバックアップしているシステムにおいて
は、特に好適であり、比較的信頼性が高いものである。
発性のメモリをバックアップしているシステムにおいて
は、特に好適であり、比較的信頼性が高いものである。
第１図は従来例を説明するためのブロック図、第２図は
本発明の構成を示すブロック図、第３図は本発明を適用
したシステムのブロック図、第４図は本発明の一実施例
を説明するだめのフローチャートを示す図である。 ２工、３３・−ＲＯＭ、２１Ａ・−・検査データ、２２
．３４・・・Ｉ’ｔＡＭ。 ２２Ａ・・・（検査データ格納用）領域、２３・−書込
手段、 ２４・・・スタート原因判定手段、 ２５・・−比較手段 代理人 弁理士 則 近 憲 佑 （ほか１名〕 第１図 第２図 第３図 ｂ 第４図
本発明の構成を示すブロック図、第３図は本発明を適用
したシステムのブロック図、第４図は本発明の一実施例
を説明するだめのフローチャートを示す図である。 ２工、３３・−ＲＯＭ、２１Ａ・−・検査データ、２２
．３４・・・Ｉ’ｔＡＭ。 ２２Ａ・・・（検査データ格納用）領域、２３・−書込
手段、 ２４・・・スタート原因判定手段、 ２５・・−比較手段 代理人 弁理士 則 近 憲 佑 （ほか１名〕 第１図 第２図 第３図 ｂ 第４図
Claims (1)
- 【特許請求の範囲】 （リ 不揮発性のメモリとバッテリーバックアップされ
た揮発性のバックアップメモリとを具備するシステムの
前記不揮発性のメモリ内に所定墓の検丘データを持たせ
たバックアップメモリの検査方式において、該検査デー
タを所定時に前記揮発性のバックアップメモリへ蕾ぎ込
む書込手段と、イニシャルスタートか電源断の後のスタ
ートかを判定するスタート原因判定手段と、該スタート
原因判定手段から電源断の後のスタートである旨のデー
タを受けると前記揮発性のバックアップメモリに書き込
まれた横置データと前記不揮発性のメモリに保持された
検査データとを読み出して比較する比較手段とを設け、
該比較手段の比較結果に基づいて前記揮発性のバックア
ップメモリ内の全データの有効性を判別することを特徴
とするバックアップメモリの検査方式。 （２）書込手段は、スタート原因判定手段からイニシャ
ルスタートである旨のデータを受け取った後、または、
比較手段から検丘データが不一致となった旨の比較結果
のデータを受け取った後に、不揮発性のメモリ内の倹舞
データを揮発性のバックアップメモリへ書き込むことを
特徴とする特許請求の範囲第（１）項記載のバックアッ
プメモリの検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58179159A JPS6072044A (ja) | 1983-09-29 | 1983-09-29 | パックアップメモリの検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58179159A JPS6072044A (ja) | 1983-09-29 | 1983-09-29 | パックアップメモリの検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6072044A true JPS6072044A (ja) | 1985-04-24 |
Family
ID=16060972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58179159A Pending JPS6072044A (ja) | 1983-09-29 | 1983-09-29 | パックアップメモリの検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072044A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289153A (ja) * | 1985-10-15 | 1987-04-23 | Hochiki Corp | 記憶装置 |
| JPH02120954A (ja) * | 1988-10-28 | 1990-05-08 | Noritz Corp | コンピユータシステムのｒａｍデータチエツク方法 |
-
1983
- 1983-09-29 JP JP58179159A patent/JPS6072044A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289153A (ja) * | 1985-10-15 | 1987-04-23 | Hochiki Corp | 記憶装置 |
| JPH02120954A (ja) * | 1988-10-28 | 1990-05-08 | Noritz Corp | コンピユータシステムのｒａｍデータチエツク方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7240178B2 (en) | Non-volatile memory and non-volatile memory data rewriting method | |
| JP2990181B1 (ja) | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 | |
| JPH06274409A (ja) | 一括消去型不揮発性メモリ | |
| EP0023821A2 (en) | Apparatus and method for checking a memory and a computer system including a memory and apparatus for checking the memory | |
| JPS62173696A (ja) | 情報記憶、読出システム | |
| CN114721602A (zh) | 一种基于FreeRTOS的Nor Flash滚动存储方法及装置 | |
| JPS6072044A (ja) | パックアップメモリの検査方式 | |
| EP0070184B1 (en) | A method of testing memory | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| JPH03142800A (ja) | 電気的消去・書き込み可能なプログラマブル・リード・オンリー・メモリ | |
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JP2001273198A (ja) | データ書込装置及びデータ破壊検出装置 | |
| JP3019346B2 (ja) | データ処理装置 | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPH11249972A (ja) | フラッシュメモリの異常検出回路 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JP2546915B2 (ja) | 集積回路 | |
| JPH086864A (ja) | メモリ制御用アドレスバス診断方式 | |
| JPH08138391A (ja) | フラッシュメモリ制御方式 | |
| JP2642975B2 (ja) | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ | |
| JPS59163663A (ja) | 簡易フアイル破壊検知方式 | |
| JPH11328039A (ja) | メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
| JPS63170756A (ja) | 主記憶イニシヤライズ方式 | |
| JPS6049450A (ja) | バックアップメモリの検査方式 | |
| JPH09297830A (ja) | Ｉｃカード |