JP3019346B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP3019346B2 JP3019346B2 JP2007959A JP795990A JP3019346B2 JP 3019346 B2 JP3019346 B2 JP 3019346B2 JP 2007959 A JP2007959 A JP 2007959A JP 795990 A JP795990 A JP 795990A JP 3019346 B2 JP3019346 B2 JP 3019346B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage
- storage unit
- stored
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stored Programmes (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、読み出し専用のメモリに記憶されているデ
ータの替りに、別のメモリに記憶されたデータをロード
して該データに応じた動作を実行するデータ処理装置に
関し、特に上記別のメモリの記憶異常を検知するデータ
処理装置に関する。
ータの替りに、別のメモリに記憶されたデータをロード
して該データに応じた動作を実行するデータ処理装置に
関し、特に上記別のメモリの記憶異常を検知するデータ
処理装置に関する。
従来のデータ処理装置では、メモリに書き込まれたデ
ータ（プログラム）が正常に記憶されているかどうかを
検査するのに、サムチェック（sumcheck）を行い、その
結果に応じてメモリ内のプログラムが正常に記憶されて
いるか、異常に記憶されているか判断して、上記メモリ
内の異常プログラムによる装置の誤動作を防止してい
た。
ータ（プログラム）が正常に記憶されているかどうかを
検査するのに、サムチェック（sumcheck）を行い、その
結果に応じてメモリ内のプログラムが正常に記憶されて
いるか、異常に記憶されているか判断して、上記メモリ
内の異常プログラムによる装置の誤動作を防止してい
た。
ところが、データ処理装置では、データ読み出し専用
のメモリ（ROM）に記憶されているデータの替りとなる
プログラムを代替えのメモリ（フラッシュメモリ）に記
憶させておき、上記替りとなるデータに応じた動作を実
行するので、上記装置が例えばシステムアップしたとき
のバージョンを示すデータをパスワードとして上記ROM
及びフラッシュメモリ内に記憶させておかなければなら
ず、このパスワードが一致しなければいくらフラッシュ
メモリに書き換えたデータが正常に記憶されていても、
上記データをROMに記憶されているプログラムの替りと
することはできない。従って、サムチェックを行うだけ
では、フラッシュメモリ内のデータが正常に記憶されて
いるかどうか判らないという問題点があった。
のメモリ（ROM）に記憶されているデータの替りとなる
プログラムを代替えのメモリ（フラッシュメモリ）に記
憶させておき、上記替りとなるデータに応じた動作を実
行するので、上記装置が例えばシステムアップしたとき
のバージョンを示すデータをパスワードとして上記ROM
及びフラッシュメモリ内に記憶させておかなければなら
ず、このパスワードが一致しなければいくらフラッシュ
メモリに書き換えたデータが正常に記憶されていても、
上記データをROMに記憶されているプログラムの替りと
することはできない。従って、サムチェックを行うだけ
では、フラッシュメモリ内のデータが正常に記憶されて
いるかどうか判らないという問題点があった。
本発明は、上記問題点に鑑みなされたもので、サムチ
ェックとサムチェック以外のデータの検知手段を用い
て、代替えのメモリに書き換えられたデータが正常に記
憶されていることを正確に検知することができるデータ
処理装置を提供することを課題とする。
ェックとサムチェック以外のデータの検知手段を用い
て、代替えのメモリに書き換えられたデータが正常に記
憶されていることを正確に検知することができるデータ
処理装置を提供することを課題とする。
上述した目的を達成するため、請求項（１）の発明で
は、所定パスワードのデータと各フェーズに対応するア
ドレスデータと該アドレスデータに該当するデータとを
記憶する第１の記憶手段と、前記所定のパスワードのデ
ータと前記フェーズに対応するアドレスデータと該アド
レスデータに該当し前記第１の記憶手段に記憶されてい
るデータに替るデータとを記憶する第２の記憶手段とを
有し、動作時に用いるデータが記憶されている前記記憶
手段を選択し、該選択した記憶手段からアドレスデータ
に該当した所望のデータをロードして該データに応じた
動作を実行するデータ処理装置において、前記第１の記
憶手段と第２の記憶手段のパスワードの一致を検知する
パスワード検知手段と、前記第２の記憶手段に記憶され
ているデータのサムチェックを行うサムチェック手段
と、前記第２の記憶手段に記憶されているデータの記憶
状態を検知する状態検知手段と、前記各検知に応じて前
記第２の記憶手段の記憶異常を判断する判断手段とを具
えたことを特徴とする。
は、所定パスワードのデータと各フェーズに対応するア
ドレスデータと該アドレスデータに該当するデータとを
記憶する第１の記憶手段と、前記所定のパスワードのデ
ータと前記フェーズに対応するアドレスデータと該アド
レスデータに該当し前記第１の記憶手段に記憶されてい
るデータに替るデータとを記憶する第２の記憶手段とを
有し、動作時に用いるデータが記憶されている前記記憶
手段を選択し、該選択した記憶手段からアドレスデータ
に該当した所望のデータをロードして該データに応じた
動作を実行するデータ処理装置において、前記第１の記
憶手段と第２の記憶手段のパスワードの一致を検知する
パスワード検知手段と、前記第２の記憶手段に記憶され
ているデータのサムチェックを行うサムチェック手段
と、前記第２の記憶手段に記憶されているデータの記憶
状態を検知する状態検知手段と、前記各検知に応じて前
記第２の記憶手段の記憶異常を判断する判断手段とを具
えたことを特徴とする。
また、請求項（２）の発明では、所定パスワードのデ
ータと各フェーズに対応するアドレスデータと該アドレ
スデータに該当するデータとを記憶する第１の記憶手段
と、前記所定パスワードのデータと各フェーズに対応す
るアドレスデータと該アドレスデータに該当し前記第１
の記憶手段に記憶されているデータに替るデータとを記
憶する第２の記憶手段とを有し、前記第１の記憶手段若
しくは前記第２の記憶手段を選択し、該選択した第１の
記憶手段若しくは第２の記憶手段からアドレスデータに
該当した所望のデータをロードして該データに応じた動
作を実行するとともに、前記第２の記憶手段に所望のデ
ータを書き込むデータ処理装置において、前記第２の記
憶手段にデータを書き込む際に、該書き込み処理の各処
理状態を順次記憶する第３の記憶手段と、前記第３の記
憶手段に記憶された処理状態に応じて前記第２の記憶手
段の記憶異常を判断する判断手段とを具えたことを特徴
とする。
ータと各フェーズに対応するアドレスデータと該アドレ
スデータに該当するデータとを記憶する第１の記憶手段
と、前記所定パスワードのデータと各フェーズに対応す
るアドレスデータと該アドレスデータに該当し前記第１
の記憶手段に記憶されているデータに替るデータとを記
憶する第２の記憶手段とを有し、前記第１の記憶手段若
しくは前記第２の記憶手段を選択し、該選択した第１の
記憶手段若しくは第２の記憶手段からアドレスデータに
該当した所望のデータをロードして該データに応じた動
作を実行するとともに、前記第２の記憶手段に所望のデ
ータを書き込むデータ処理装置において、前記第２の記
憶手段にデータを書き込む際に、該書き込み処理の各処
理状態を順次記憶する第３の記憶手段と、前記第３の記
憶手段に記憶された処理状態に応じて前記第２の記憶手
段の記憶異常を判断する判断手段とを具えたことを特徴
とする。
また、請求項（３）の発明では、所定パスワードのデ
ータと各フェーズに対応するアドレスデータと該アドレ
スデータに該当するデータとを記憶する第１の記憶手段
と、前記所定のパスワードのデータと各フェーズに対応
するアドレスデータと該アドレスデータに該当し前記第
１の記憶手段に記憶されているデータに替るデータとを
記憶する第２の記憶手段とを有し、前記第１の記憶手段
若しくは前記第２の記憶手段を選択し、該選択した第１
の記憶手段若しくは第２の記憶手段からアドレスデータ
に該当した所望のデータをロードして該データに応じた
動作を実行するとともに、前記第２の記憶手段に所望の
データを書き込むデータ処理装置において、前記第２の
記憶手段にデータを書き込む際に、該書き込み処理の各
処理状態を順次記憶する第３の記憶手段と、前記第１の
記憶手段と第２の記憶手段のパスワードの一致を検知す
るパスワード検知手段と、前記第２の記憶手段に記憶さ
れているデータのサムチェックを行うサムチェック手段
と、前記第２の記憶手段に記憶されているデータの記憶
状態を検知する状態検知手段と、前記各検知に応じて前
記第２の記憶手段の記憶異常を判断する第１の判断手段
と、前記第３の記憶手段に記憶された処理状態に応じて
前記第２の記憶手段の記憶異常を判断する第２の判断手
段と、前記第１の判断手段と前記第２の判断手段との少
なくとも一方が記憶異常を判断した際、前記第３の記憶
手段に記憶されている処理状態から当該記憶異常が生じ
た処理状態を認識する認識手段とを具えたことを特徴と
する。
ータと各フェーズに対応するアドレスデータと該アドレ
スデータに該当するデータとを記憶する第１の記憶手段
と、前記所定のパスワードのデータと各フェーズに対応
するアドレスデータと該アドレスデータに該当し前記第
１の記憶手段に記憶されているデータに替るデータとを
記憶する第２の記憶手段とを有し、前記第１の記憶手段
若しくは前記第２の記憶手段を選択し、該選択した第１
の記憶手段若しくは第２の記憶手段からアドレスデータ
に該当した所望のデータをロードして該データに応じた
動作を実行するとともに、前記第２の記憶手段に所望の
データを書き込むデータ処理装置において、前記第２の
記憶手段にデータを書き込む際に、該書き込み処理の各
処理状態を順次記憶する第３の記憶手段と、前記第１の
記憶手段と第２の記憶手段のパスワードの一致を検知す
るパスワード検知手段と、前記第２の記憶手段に記憶さ
れているデータのサムチェックを行うサムチェック手段
と、前記第２の記憶手段に記憶されているデータの記憶
状態を検知する状態検知手段と、前記各検知に応じて前
記第２の記憶手段の記憶異常を判断する第１の判断手段
と、前記第３の記憶手段に記憶された処理状態に応じて
前記第２の記憶手段の記憶異常を判断する第２の判断手
段と、前記第１の判断手段と前記第２の判断手段との少
なくとも一方が記憶異常を判断した際、前記第３の記憶
手段に記憶されている処理状態から当該記憶異常が生じ
た処理状態を認識する認識手段とを具えたことを特徴と
する。
書き換えられたデータからパスワードの一致、サムチ
ェック及びデータの記憶状態、例えば最終バイトがイレ
ーズ状態かゼロクリア状態かを検知し、パスワードが一
致し、サムチェックの結果最終バイトが所定値（例えば
“00"）でデータの記憶状態がゼロクリア状態の場合に
は、判断手段が正常記憶と判断する。
ェック及びデータの記憶状態、例えば最終バイトがイレ
ーズ状態かゼロクリア状態かを検知し、パスワードが一
致し、サムチェックの結果最終バイトが所定値（例えば
“00"）でデータの記憶状態がゼロクリア状態の場合に
は、判断手段が正常記憶と判断する。
従って、上記各検知結果に基づき代替えの第２の記憶
手段に書き換えたデータの異常記憶を正確に検知するこ
とができ、該第２の記憶手段に記憶されたデータをロー
ドして該当した動作を実行しても異常プログラムによる
装置の誤動作は起こらない。
手段に書き換えたデータの異常記憶を正確に検知するこ
とができ、該第２の記憶手段に記憶されたデータをロー
ドして該当した動作を実行しても異常プログラムによる
装置の誤動作は起こらない。
本発明の実施例を第１図乃至第３図の図面に基づき詳
細に説明する。
細に説明する。
第１図は、本発明に係るデータ処理装置の概略構成を
示すブロック図である。図において、中央処理装置（MP
U）10は、ホストコンピュータ20の指示に応じてROM11及
びFLASHメモリ12内の所定の記憶領域に記憶されたデー
タ（プログラム）をロードし、上記プログラムに応じた
動作を実行させていると共に、上記FLASHメモリ12内の
所定の記憶領域に上記ホストコンピュータ20から入力す
る所望のプログラムを書き込む書き込み制御、上記書き
込まれたプログラムの記憶異常の検知などの制御を行っ
ている。なお、MPU10は、ホストコンピュータ20から送
られてくるプログラムを上記FLASHメモリ12に書き込む
時には、上記書き込みの各処理状態、例えば上記FLASH
メモリ12のコンディションを“ゼロクリア”にする際に
は、“ゼロクリア”に対応する“1"を上記RAM14に記憶
させ、上記コンディションを“イレーズ”（FLASHメモ
リ12に一定時間、一定の電圧を加えた状態）にする際に
は、“イレーズ”に対応する“2"を上記RAM14に記憶さ
せ、上記コンディションを“プログラム”にする際に
は、“プログラム”に対応する“3"を上記RAM14に記憶
させ、上記コンディションを“レディー”（データの読
み出し準備ができた状態）にする際には、“レディー”
に対応する“0"を上記RAM14に順次記憶させる。そし
て、電源投入時にFLASHメモリ12の記憶異常を検知する
と、RAM14に記憶されたFLASHメモリ12のコンディション
を調べ、上記コンディションに対応するメッセージを表
示部15に表示させる。
示すブロック図である。図において、中央処理装置（MP
U）10は、ホストコンピュータ20の指示に応じてROM11及
びFLASHメモリ12内の所定の記憶領域に記憶されたデー
タ（プログラム）をロードし、上記プログラムに応じた
動作を実行させていると共に、上記FLASHメモリ12内の
所定の記憶領域に上記ホストコンピュータ20から入力す
る所望のプログラムを書き込む書き込み制御、上記書き
込まれたプログラムの記憶異常の検知などの制御を行っ
ている。なお、MPU10は、ホストコンピュータ20から送
られてくるプログラムを上記FLASHメモリ12に書き込む
時には、上記書き込みの各処理状態、例えば上記FLASH
メモリ12のコンディションを“ゼロクリア”にする際に
は、“ゼロクリア”に対応する“1"を上記RAM14に記憶
させ、上記コンディションを“イレーズ”（FLASHメモ
リ12に一定時間、一定の電圧を加えた状態）にする際に
は、“イレーズ”に対応する“2"を上記RAM14に記憶さ
せ、上記コンディションを“プログラム”にする際に
は、“プログラム”に対応する“3"を上記RAM14に記憶
させ、上記コンディションを“レディー”（データの読
み出し準備ができた状態）にする際には、“レディー”
に対応する“0"を上記RAM14に順次記憶させる。そし
て、電源投入時にFLASHメモリ12の記憶異常を検知する
と、RAM14に記憶されたFLASHメモリ12のコンディション
を調べ、上記コンディションに対応するメッセージを表
示部15に表示させる。
ROM11は、装置が例えばシステムアップしたときのバ
ージョンを示すデータ（パスワードのデータ）と、各フ
ェーズに該当するプログラムを記憶すると共に、各フェ
ーズ（データの区切り）に対応する上記ROM11内の番地
（アドレス）データからなるフェーズテーブルを記憶し
ており、上記MPU10はアドレスデータを順次指定するこ
とによって、該当する上記ROM11内の記憶領域から所望
のプログラムを読み出すことができる。
ージョンを示すデータ（パスワードのデータ）と、各フ
ェーズに該当するプログラムを記憶すると共に、各フェ
ーズ（データの区切り）に対応する上記ROM11内の番地
（アドレス）データからなるフェーズテーブルを記憶し
ており、上記MPU10はアドレスデータを順次指定するこ
とによって、該当する上記ROM11内の記憶領域から所望
のプログラムを読み出すことができる。
FLASHメモリ12は、電気的な制御によってデータの書
き換えが可能なメモリで、上記ROM11と同様、パスワー
ドのデータと、各フェーズに該当するプログラムと、各
フェーズに対応する上記FLASHメモリ12内のアドレスデ
ータからなるフェーズテーブルとを記憶すると共に、各
フェーズごとにプログラムを読み出すメモリ（ROM11又
はFLASHメモリ12）を選択する本発明に係るROM/FLASH切
り分けデータ13を記憶している（第１図参照）。すなわ
ち、ROM/FLASH切り分けデータ13は、例えばプログラム
を読み出すメモリがROM11の場合には、該当するフェー
ズに“0"のデータを書き込み、プログラムを読み出すメ
モリがFLASHメモリ12の場合には、該当するフェーズに
“1"のデータを書き込むことによって構成される。
き換えが可能なメモリで、上記ROM11と同様、パスワー
ドのデータと、各フェーズに該当するプログラムと、各
フェーズに対応する上記FLASHメモリ12内のアドレスデ
ータからなるフェーズテーブルとを記憶すると共に、各
フェーズごとにプログラムを読み出すメモリ（ROM11又
はFLASHメモリ12）を選択する本発明に係るROM/FLASH切
り分けデータ13を記憶している（第１図参照）。すなわ
ち、ROM/FLASH切り分けデータ13は、例えばプログラム
を読み出すメモリがROM11の場合には、該当するフェー
ズに“0"のデータを書き込み、プログラムを読み出すメ
モリがFLASHメモリ12の場合には、該当するフェーズに
“1"のデータを書き込むことによって構成される。
なお、上記FLASHメモリ12に書き込まれるプログラム
データは、予めサムチェックの結果によるサム値の最終
バイトが“00"になるように構成されている。また、FLA
SHメモリ12は、交換が可能なようにMPU10と接続させる
こともでき、このような場合には、例えば異常記憶など
が生じた時に、新たなFLASHメモリと交換ができる。
データは、予めサムチェックの結果によるサム値の最終
バイトが“00"になるように構成されている。また、FLA
SHメモリ12は、交換が可能なようにMPU10と接続させる
こともでき、このような場合には、例えば異常記憶など
が生じた時に、新たなFLASHメモリと交換ができる。
MPU10は、上記FLASHメモリ12に記憶されているROM/FL
ASH切り分けデータ13によって、ROM11内に記憶されてい
るプログラムの代替えとなるプログラムをFLASHメモリ1
2からロードすることができる。
ASH切り分けデータ13によって、ROM11内に記憶されてい
るプログラムの代替えとなるプログラムをFLASHメモリ1
2からロードすることができる。
次に、本発明に係るFLASHメモリ12内に所望のプログ
ラムを書き込む書き込み制御の動作を第２図のフローチ
ャートに基づき説明する。ホストコンピュータ20などか
らFLASHメモリ12内のプログラムの書き換え指示がある
と、第２図（ａ）において、MPU10は、まずRAM14内に記
憶されたFLASHメモリのコンディションを“ゼロクリ
ア”、すなわち対応する“1"のデータにし（ステップ10
1）、プログラムの書き換え対象となるFLASHメモリ12の
全アドレスに対応する記憶領域に“0"のデータを書き込
んでゼロクリアにする（ステップ102）。そして、上記F
LASHメモリ12の記憶領域の全てに正常に“0"のデータが
書き込めたかどうか判断する（ステップ103）。なお、
上記データの書き込みの判断は、例えば書き込んだデー
タを一度読み出すことによって正常に記憶されているか
どうか判断する、いわゆるベリファイチェックを行う。
また、第２図において、以後のデータの書き込みの判断
もこのベリファイチェックによるものとする。
ラムを書き込む書き込み制御の動作を第２図のフローチ
ャートに基づき説明する。ホストコンピュータ20などか
らFLASHメモリ12内のプログラムの書き換え指示がある
と、第２図（ａ）において、MPU10は、まずRAM14内に記
憶されたFLASHメモリのコンディションを“ゼロクリ
ア”、すなわち対応する“1"のデータにし（ステップ10
1）、プログラムの書き換え対象となるFLASHメモリ12の
全アドレスに対応する記憶領域に“0"のデータを書き込
んでゼロクリアにする（ステップ102）。そして、上記F
LASHメモリ12の記憶領域の全てに正常に“0"のデータが
書き込めたかどうか判断する（ステップ103）。なお、
上記データの書き込みの判断は、例えば書き込んだデー
タを一度読み出すことによって正常に記憶されているか
どうか判断する、いわゆるベリファイチェックを行う。
また、第２図において、以後のデータの書き込みの判断
もこのベリファイチェックによるものとする。
ここで、記憶領域に正常に“0"のデータが書き込めな
かった場合応には、記憶エラーと判断して（ステップ10
4）、書き込み制御の動作を終了する（第２図（ｂ）参
照）。また、全ての記憶領域に正常に“0"のデータが書
き込めた場合には、次にRAM14内に記憶されたFLASHメモ
リのコンディションを“イレーズ”、すなわち対応する
“2"のデータにし（ステップ105）、ゼロクリアされた
上記記憶領域に“FF"のデータが書き込んでイレーズに
する（ステップ106）。そして、上記記憶領域の全てに
正常“FF"のデータが書き込めたかどうか判断する（ス
テップ107）。
かった場合応には、記憶エラーと判断して（ステップ10
4）、書き込み制御の動作を終了する（第２図（ｂ）参
照）。また、全ての記憶領域に正常に“0"のデータが書
き込めた場合には、次にRAM14内に記憶されたFLASHメモ
リのコンディションを“イレーズ”、すなわち対応する
“2"のデータにし（ステップ105）、ゼロクリアされた
上記記憶領域に“FF"のデータが書き込んでイレーズに
する（ステップ106）。そして、上記記憶領域の全てに
正常“FF"のデータが書き込めたかどうか判断する（ス
テップ107）。
ここで、正常に“FF"のデータが書き込めなかった場
合には、ステップ104に進んで上記同様記憶エラーと判
断して、書き込み制御の動作を終了する。また、全ての
記憶領域に正常に“FF"のデータが書き込めた場合に
は、次にRAM14内に記憶されたFLASHメモリのコンディシ
ョンを“プログラム”、すなわち対応する“3"のデータ
にし（ステップ108）、イレーズされた上記記憶領域
に、ホストコンピュータ20から送られてくる１バイトご
とのデータからなるプログラムを順次書き込み（ステッ
プ109）、上記１バイトプログラムが正常に書き込み終
了したかどうか判断する（ステップ110）。
合には、ステップ104に進んで上記同様記憶エラーと判
断して、書き込み制御の動作を終了する。また、全ての
記憶領域に正常に“FF"のデータが書き込めた場合に
は、次にRAM14内に記憶されたFLASHメモリのコンディシ
ョンを“プログラム”、すなわち対応する“3"のデータ
にし（ステップ108）、イレーズされた上記記憶領域
に、ホストコンピュータ20から送られてくる１バイトご
とのデータからなるプログラムを順次書き込み（ステッ
プ109）、上記１バイトプログラムが正常に書き込み終
了したかどうか判断する（ステップ110）。
ここで、１バイトプログラムが正常に書き込み終了し
なかった場合には、ステップ104に進んで上記同様記憶
エラーと判断して、書き込み制御の動作を終了する。ま
た、１バイトプログラムが上記記憶領域に正常に書き込
めて終了した場合には、次に全てのプログラムデータの
書き込みが終了したかどうか判断する（ステップ11
1）。
なかった場合には、ステップ104に進んで上記同様記憶
エラーと判断して、書き込み制御の動作を終了する。ま
た、１バイトプログラムが上記記憶領域に正常に書き込
めて終了した場合には、次に全てのプログラムデータの
書き込みが終了したかどうか判断する（ステップ11
1）。
ここで、プログラムデータの書き込みが終了していな
い場合には、ステップ109に戻って、次の１バイトプロ
グラムの書き込みを行って上記動作を繰り返す。また、
全てのプログラムデータの書き込みが終了した場合に
は、第２図（ｂ）において、上記プログラムが書き込ま
れた記憶領域以外の残りの記憶領域をゼロクリアする
（ステップ112）。そして、上記残りの記憶領域の全て
に正常に“0"のデータが書き込めたかどうか判断する
（ステップ113）。
い場合には、ステップ109に戻って、次の１バイトプロ
グラムの書き込みを行って上記動作を繰り返す。また、
全てのプログラムデータの書き込みが終了した場合に
は、第２図（ｂ）において、上記プログラムが書き込ま
れた記憶領域以外の残りの記憶領域をゼロクリアする
（ステップ112）。そして、上記残りの記憶領域の全て
に正常に“0"のデータが書き込めたかどうか判断する
（ステップ113）。
ここで、残りの記憶領域に正常に“0"のデータが書き
込めなかった場合には、ステップ104に進んで上記同様
記憶エラーと判断して、書き込み制御の動作を終了す
る。また、正常に“0"のデータが書き込めた場合には、
次にRAM14内に記憶されたFLASHメモリのコンディション
を“レディー”、すなわち対応する“0"のデータにして
（ステップ114）、上記FLASHメモリ12のプログラムの書
き込み制御の動作を終了する。
込めなかった場合には、ステップ104に進んで上記同様
記憶エラーと判断して、書き込み制御の動作を終了す
る。また、正常に“0"のデータが書き込めた場合には、
次にRAM14内に記憶されたFLASHメモリのコンディション
を“レディー”、すなわち対応する“0"のデータにして
（ステップ114）、上記FLASHメモリ12のプログラムの書
き込み制御の動作を終了する。
次に、FLASHメモリのプログラムの記憶状態を検知す
る制御動作を第３図のフローチャートに基づき説明す
る。図において、MPU10は、まず上記ROM11内に記憶され
たパスワードと、上記FLASHメモリ12内に記憶されたパ
スワードとが一致するかどうか判断する（ステップ20
1）。
る制御動作を第３図のフローチャートに基づき説明す
る。図において、MPU10は、まず上記ROM11内に記憶され
たパスワードと、上記FLASHメモリ12内に記憶されたパ
スワードとが一致するかどうか判断する（ステップ20
1）。
ここで、上記両パスワードが一致しない場合には、FL
ASHメモリ12内のプログラムが異常に記憶されているも
のと判断して（ステップ202）、次にRAM14内に記憶され
たFLASHメモリのコンディションを調べ（ステップ20
3）、調べたコンディションに該当するメッセージを表
示部15に表示させて（ステップ204）、プログラムの記
憶状態検知を終了する。また、上記両パスワードが一致
した場合には、FLASHメモリ12内のプログラムのサムチ
ェックを行ってその結果であるサム値を求め（ステップ
204）、上記サム値の最終バイトが“00"であるかどうか
判断する（ステップ205）。
ASHメモリ12内のプログラムが異常に記憶されているも
のと判断して（ステップ202）、次にRAM14内に記憶され
たFLASHメモリのコンディションを調べ（ステップ20
3）、調べたコンディションに該当するメッセージを表
示部15に表示させて（ステップ204）、プログラムの記
憶状態検知を終了する。また、上記両パスワードが一致
した場合には、FLASHメモリ12内のプログラムのサムチ
ェックを行ってその結果であるサム値を求め（ステップ
204）、上記サム値の最終バイトが“00"であるかどうか
判断する（ステップ205）。
ここで、サム値の最終バイトが“00"でない場合に
は、ステップ202、203に進んでプログラムの記憶異常と
判断し、FLASHメモリのコンディションに該当するメッ
セージを表示させ、また、上記サム値の最終バイトが
“00"の場合には、次にFLASHメモリ12の記憶領域の最終
バイトが“FF"、すなわちイレーズ状態かどうか判断す
る（ステップ206）。
は、ステップ202、203に進んでプログラムの記憶異常と
判断し、FLASHメモリのコンディションに該当するメッ
セージを表示させ、また、上記サム値の最終バイトが
“00"の場合には、次にFLASHメモリ12の記憶領域の最終
バイトが“FF"、すなわちイレーズ状態かどうか判断す
る（ステップ206）。
ここで、上記記憶領域の最終バイトが“FF"の場合に
は、ステップ202、203に進んでプログラムの記憶異常と
判断し、FLASHメモリのコンディションに該当するメッ
セージが表示させ、また、上記記憶領域の最終バイトが
“FF"でない場合には、次に上記記憶領域の最終バイト
が“00"、すなわちレディー状態かどうか判断する（ス
テップ207）。
は、ステップ202、203に進んでプログラムの記憶異常と
判断し、FLASHメモリのコンディションに該当するメッ
セージが表示させ、また、上記記憶領域の最終バイトが
“FF"でない場合には、次に上記記憶領域の最終バイト
が“00"、すなわちレディー状態かどうか判断する（ス
テップ207）。
ここで、上記記憶領域の最終バイトが“00"でない場
合には、ステップ202、203に進んでプログラムの記憶異
常と判断し、FLASHメモリのコンディションに該当する
メッセージを表示させ、また、上記記憶領域の最終バイ
トが“00"の場合には、FLASHメモリ12内のプログラムが
正常に記憶されているものと判断して（ステップ20
8）、上記プログラムの記憶状態検知を終了する。
合には、ステップ202、203に進んでプログラムの記憶異
常と判断し、FLASHメモリのコンディションに該当する
メッセージを表示させ、また、上記記憶領域の最終バイ
トが“00"の場合には、FLASHメモリ12内のプログラムが
正常に記憶されているものと判断して（ステップ20
8）、上記プログラムの記憶状態検知を終了する。
従って、本発明では、プログラムの記憶状態検知によ
って上記プログラムの記憶異常と判断した場合には、そ
の時のFLASHメモリのコンディションに該当するメッセ
ージを表示させてオペレータに知らせ、異常プログラム
による装置の異常動作を防止することができ、また、記
憶正常と判断した場合には、上記FLASHメモリ12に記憶
されているROM/FLASH切り分けデータ13から各フェーズ
ごとのプログラムの読み出し対象となるメモリを調べ、
データが“0"の時には、アドレスデータに該当するROM1
1内の記憶領域から所望のプログラムをロードし、また
上記データが“1"の時には、アドレスデータに該当する
上記FLASHメモリ12内の記憶領域からROM11内のプログラ
ムに替る所望のプログラムをロードし、上記ロードした
プログラムに該当する動作を実行できる。
って上記プログラムの記憶異常と判断した場合には、そ
の時のFLASHメモリのコンディションに該当するメッセ
ージを表示させてオペレータに知らせ、異常プログラム
による装置の異常動作を防止することができ、また、記
憶正常と判断した場合には、上記FLASHメモリ12に記憶
されているROM/FLASH切り分けデータ13から各フェーズ
ごとのプログラムの読み出し対象となるメモリを調べ、
データが“0"の時には、アドレスデータに該当するROM1
1内の記憶領域から所望のプログラムをロードし、また
上記データが“1"の時には、アドレスデータに該当する
上記FLASHメモリ12内の記憶領域からROM11内のプログラ
ムに替る所望のプログラムをロードし、上記ロードした
プログラムに該当する動作を実行できる。
〔発明の効果〕 以上説明したように、本発明では、第１の記憶手段と
代替えのメモリである第２の記憶手段のパスワードの一
致、上記第２の記憶手段に記憶されているデータのサム
チェックの結果及び上記第２の記憶手段の記憶状態のう
ち、いずれか１つでも異常が検知された場合には、上記
第２の記憶手段のデータが異常な状態で記憶されている
と判断することができるので、上記第２の記憶手段装置
に書き換えられたデータが正常に又は異常に記憶されて
いることを正確に検知することができ、これによりデー
タ処理装置の異常動作を容易に防止することができ、さ
らにデータ処理装置の汎用性を向上させることができ
る。
代替えのメモリである第２の記憶手段のパスワードの一
致、上記第２の記憶手段に記憶されているデータのサム
チェックの結果及び上記第２の記憶手段の記憶状態のう
ち、いずれか１つでも異常が検知された場合には、上記
第２の記憶手段のデータが異常な状態で記憶されている
と判断することができるので、上記第２の記憶手段装置
に書き換えられたデータが正常に又は異常に記憶されて
いることを正確に検知することができ、これによりデー
タ処理装置の異常動作を容易に防止することができ、さ
らにデータ処理装置の汎用性を向上させることができ
る。
第１図は本発明に係るデータ処理装置の概略構成を示す
ブロック図、第２図は第１図に示した本発明に係るMPU
によるFLASHメモリ内のプログラム書き換え制御の動作
を説明するためのフローチャート、第３図は本発明に係
るMPUによるFLASHメモリのプログラムの記憶状態を検知
する制御動作を説明するためのフローチャートである。 10…中央処理装置（MPU）、11…ROM、12…FLASHメモ
リ、13…ROM/FLASH切り分けデータ、14…RAM、15…表示
部、20…ホストコンピュータ。
ブロック図、第２図は第１図に示した本発明に係るMPU
によるFLASHメモリ内のプログラム書き換え制御の動作
を説明するためのフローチャート、第３図は本発明に係
るMPUによるFLASHメモリのプログラムの記憶状態を検知
する制御動作を説明するためのフローチャートである。 10…中央処理装置（MPU）、11…ROM、12…FLASHメモ
リ、13…ROM/FLASH切り分けデータ、14…RAM、15…表示
部、20…ホストコンピュータ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/06
Claims (3)
- 【請求項１】所定パスワードのデータと各フェーズに対
応するアドレスデータと該アドレスデータに該当するデ
ータとを記憶する第１の記憶手段と、前記所定のパスワ
ードのデータと前記フェーズに対応するアドレスデータ
と該アドレスデータに該当し前記第１の記憶手段に記憶
されているデータに替るデータとを記憶する第２の記憶
手段とを有し、動作時に用いるデータが記憶されている
前記記憶手段を選択し、該選択した記憶手段からアドレ
スデータに該当した所望のデータをロードして該データ
に応じた動作を実行するデータ処理装置において、 前記第１の記憶手段と第２の記憶手段のパスワードの一
致を検知するパスワード検知手段と、 前記第２の記憶手段に記憶されているデータのサムチェ
ックを行うサムチェック手段と、 前記第２の記憶手段に記憶されているデータの記憶状態
を検知する状態検知手段と、 前記各検知に応じて前記第２の記憶手段の記憶異常を判
断する判断手段と を具えたことを特徴とするデータ処理装置。 - 【請求項２】所定パスワードのデータと各フェーズに対
応するアドレスデータと該アドレスデータに該当するデ
ータとを記憶する第１の記憶手段と、前記所定パスワー
ドのデータと各フェーズに対応するアドレスデータと該
アドレスデータに該当し前記第１の記憶手段に記憶され
ているデータに替るデータとを記憶する第２の記憶手段
とを有し、前記第１の記憶手段若しくは前記第２の記憶
手段を選択し、該選択した第１の記憶手段若しくは第２
の記憶手段からアドレスデータに該当した所望のデータ
をロードして該データに応じた動作を実行するととも
に、前記第２の記憶手段に所望のデータを書き込むデー
タ処理装置において、 前記第２の記憶手段にデータを書き込む際に、該書き込
み処理の各処理状態を順次記憶する第３の記憶手段と、 前記第３の記憶手段に記憶された処理状態に応じて前記
第２の記憶手段の記憶異常を判断する判断手段と を具えたことを特徴とするデータ処理装置。 - 【請求項３】所定パスワードのデータと各フェーズに対
応するアドレスデータと該アドレスデータに該当するデ
ータとを記憶する第１の記憶手段と、前記所定パスワー
ドのデータと各フェーズに対応するアドレスデータと該
アドレスデータに該当し前記第１の記憶手段に記憶され
ているデータに替るデータとを記憶する第２の記憶手段
とを有し、前記第１の記憶手段若しくは前記第２の記憶
手段を選択し、該選択した第１の記憶手段若しくは第２
の記憶手段からアドレスデータに該当した所望のデータ
をロードして該データに応じた動作を実行するととも
に、前記第２の記憶手段に所望のデータを書き込むデー
タ処理装置において、 前記第２の記憶手段にデータを書き込む際に、該書き込
み処理の各処理状態を順次記憶する第３の記憶手段と、 前記第１の記憶手段と第２の記憶手段のパスワードの一
致を検知するパスワード検知手段と、 前記第２の記憶手段に記憶されているデータのサムチェ
ックを行うサムチェック手段と、 前記第２の記憶手段に記憶されているデータの記憶状態
を検知する状態検知手段と、 前記各検知に応じて前記第２の記憶手段の記憶異常を判
断する第１の判断手段と、 前記第３の記憶手段に記憶された処理状態に応じて前記
第２の記憶手段の記憶異常を判断する第２の判断手段
と、 前記第１の判断手段と前記第２の判断手段との少なくと
も一方が記憶異常を判断した際、前記第３の記憶手段に
記憶されている処理状態から当該記憶異常が生じた処理
状態を認識する認識手段と を具えたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007959A JP3019346B2 (ja) | 1990-01-17 | 1990-01-17 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007959A JP3019346B2 (ja) | 1990-01-17 | 1990-01-17 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03211619A JPH03211619A (ja) | 1991-09-17 |
| JP3019346B2 true JP3019346B2 (ja) | 2000-03-13 |
Family
ID=11680027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007959A Expired - Fee Related JP3019346B2 (ja) | 1990-01-17 | 1990-01-17 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019346B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016050730A (ja) * | 2014-09-01 | 2016-04-11 | 特許開発有限会社 | 座業従事者の膝下肢加温装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2719919B1 (fr) * | 1994-05-11 | 1996-08-02 | Peugeot | Calculateur de pilotage du fonctionnement d'au moins un organe fonctionnel d'un véhicule automobile. |
-
1990
- 1990-01-17 JP JP2007959A patent/JP3019346B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016050730A (ja) * | 2014-09-01 | 2016-04-11 | 特許開発有限会社 | 座業従事者の膝下肢加温装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03211619A (ja) | 1991-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308265B1 (en) | Protection of boot block code while allowing write accesses to the boot block | |
| JP2990181B1 (ja) | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 | |
| JP3019346B2 (ja) | データ処理装置 | |
| KR100299119B1 (ko) | 플래쉬롬제어장치를구비한개인용컴퓨터시스템및그제어방법 | |
| JPH086865A (ja) | データ処理装置 | |
| JP3750494B2 (ja) | 半導体装置 | |
| JPS58125125A (ja) | プログラムの起動方法 | |
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JP2954666B2 (ja) | メモリチェック方式 | |
| JP2961781B2 (ja) | データ処理装置 | |
| JPH0820933B2 (ja) | データ書き込み方法およびその装置 | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JP2000194605A (ja) | フラッシュメモリのリフレッシュ装置、そのリフレッシュ方法及びフラッシュメモリ | |
| JPH0728707A (ja) | 不揮発性メモリのデ−タ保護方法 | |
| JPH1125006A (ja) | メモリテスト装置 | |
| JPH04127340A (ja) | 電子機器 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPH04276838A (ja) | メモリ内蔵ｃｐｕ装置 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JP2642975B2 (ja) | Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ | |
| JPH08138391A (ja) | フラッシュメモリ制御方式 | |
| JP4741835B2 (ja) | メモリダンプシステム | |
| JPS59106017A (ja) | 入出力制御装置の制御メモリの内容を検査する方法 | |
| JPH05216774A (ja) | 記憶保護方式 | |
| JPS59153247A (ja) | デバツグ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |