JPH086864A - メモリ制御用アドレスバス診断方式 - Google Patents

メモリ制御用アドレスバス診断方式

Info

Publication number
JPH086864A
JPH086864A JP6135378A JP13537894A JPH086864A JP H086864 A JPH086864 A JP H086864A JP 6135378 A JP6135378 A JP 6135378A JP 13537894 A JP13537894 A JP 13537894A JP H086864 A JPH086864 A JP H086864A
Authority
JP
Japan
Prior art keywords
memory
address
address bus
diagnostic data
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6135378A
Other languages
English (en)
Inventor
Kazusada Takachi
一禎 高地
Hiroyasu Hirata
衆康 平田
Fusayoshi Aso
房儀 麻生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP6135378A priority Critical patent/JPH086864A/ja
Publication of JPH086864A publication Critical patent/JPH086864A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】本発明は、マイクロコンピュータシステムにお
けるメモリ制御用アドレスバスの診断において、メモリ
内容を保持するための領域を最小限に押さえ、メモリ内
容を破壊することなく短時間で実施することを目的とす
る。 【構成】制御部001よりRAM部006の診断開始ア
ドレス1から診断終了アドレス3までの内容を読み出し
ハッシュトータルを算出後、診断データにより特定箇所
を変更した後再度ハッシュトータルを算出し、前者のハ
ッシュトータルと後者のハッシュトータルの差が診断デ
ータによる変更と等しい時正常と判定する。診断終了後
診断データにより変更したメモリを初期の状態に復帰す
ることにより、メモリ内容を破壊することなくメモリ制
御用アドレスバスの診断ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、処理装置とメモリをア
ドレスバスとデータバスを介して接続するマイクロコン
ピュータシステムにおける、メモリ制御用アドレスバス
の診断に関するものである。
【0002】メモリ制御用アドレスバスの診断は、メモ
リに所定のデータを書き込み読みだし(リードアフタラ
イト)する方法で実施されているが、近年24時間連続
して稼動する処理システムが増え、通常稼動中でもメモ
リ内容を破壊することなくメモリ制御用アドレスバスの
診断を実施することが求められている。
【0003】
【従来の技術】従来メモリ内容を保持したままメモリ制
御用アドレスバスの診断を実施する場合、被診断領域を
退避するための領域を用意し、この領域に診断前の状態
を退避した後、所定の診断用データの書き込み読みだし
を実施し、診断用データが正しく書き込み読みだしで
き、かつ書き込みを実施した領域以外に影響を与えてい
ないことによりメモリ制御用アドレスバスが正常と判定
し、診断終了後に退避領域から被診断領域に復帰させる
ことによりメモリ内容を保持する方法が一般的である。
【0004】
【発明が解決しようとする課題】従来例のメモリ制御用
アドレスバスの診断は、前述のように退避用領域に被診
断領域を保存するため、診断用に多くのメモリを用意し
なければならなかった。また、メモリの全アドレスにつ
いて、被診断領域のメモリ内容の退避用領域への退避
と、診断データの書き込み読みだしによる診断と、退避
領域から被診断領域への復帰処理を繰り返えさなくては
ならず、近年メモリの記憶容量が非常に大きくなってき
ており、メモリ制御用アドレスバスの診断時間がこれに
対応して非常に長くなる欠点があった。
【0005】本発明は、診断の信頼性を保持して、診断
用に必要なメモリを最小限に押さえ、その診断時間を短
縮することを目的としている。
【0006】
【課題を解決するための手段】本発明のメモリ制御用ア
ドレスバスの診断方式は、診断を実施するアドレスバス
が制御するメモリの内容を読みだし、バイト単位のハッ
シュとして診断開始アドレスから終了アドレスまでを合
計しハッシュトータルを算出する。次に1バイトの診断
データを特定箇所に加算し、メモリ状態を変更する。変
更後のメモリの内容を読みだし、再度診断開始アドレス
から終了アドレスまでを合計しハッシュトータルを算出
し、前者のハッシュトータルと後者のハッシュトータル
の差が、診断データにより変更した値と等しい場合、ア
ドレスバスが正常と判定するものである。
【0007】また、診断終了後診断データで変更した特
定アドレスから、診断データを減算することにより、診
断終了前の状態に復旧することができ、メモリ内容を保
持したまま診断するものである。
【0008】さらに、メモリ部がROM部とRAM部に
分かれている場合、ROM部に診断データと診断により
変更する特定箇所のアドレスを記憶し、ハッシュトータ
ルの計算と比較を制御部のレジスタを用いて実施するこ
とにより、RAM部に診断用の領域を用意する必要がな
く、RAM部の全てのアドレス領域を診断するものであ
る。
【0009】
【作用】上記の処理でメモリ制御用アドレスバスの正常
・異常を短時間で診断することができる。
【0010】すなわち、アドレスバスが正常な場合、診
断用データを書き込んだ特定アドレスのみ変更される。
診断前のメモリのハッシュトータルを算出して全診断領
域のメモリ状態を読み込んだ結果を記憶し、診断用デー
タを書き込んだ後に再度ハッシュトータルを算出して全
診断領域のメモリ状態の読み込みを行う。アドレスバス
に異常がある場合は、診断データを書き込んだ際に特定
アドレスだけでなく、他のアドレスにも影響を与えてし
まうため、前者のハッシュトータルと後者のハッシュト
ータルの差が診断データと等しいことを確認することに
より、メモリ制御用アドレスバスの正常・異常が分か
る。
【0011】また、診断データを書き込んで変更した特
定アドレスのメモリ内容を診断終了後に復旧することに
より、メモリ内容を保持したまま短時間で診断すること
ができる。前者のハッシュトータルと後者のハッシュト
ータルを算出するために全診断領域を1回ずつ読み込む
ことと、診断データによる変更と復旧の2回の書き込み
で診断することができ、退避用領域を用意しこれに被診
断領域の内容を退避した後、診断データの書き込み読み
だしによりアドレスバスの診断を実施した後、退避用領
域から被診断領域に退避データを復帰する方式より短時
間で診断を実施することができる。
【0012】
【実施例】以下本発明による、サムチェックを用いたメ
モリ制御用アドレスバスの診断例を図面により詳細に説
明する。
【0013】図1は本発明の一実施例を示す処理システ
ムのブロック図であり、制御部001とメモリ部002
をアドレスバス003とデータバス004で接続する。
メモリ部002は、ROM部005とRAM部006で
構成し、ROM部005にアドレスバス診断プログラム
007を持つ。
【0014】メモリ制御用アドレスバス003の診断
は、制御部001からROM部006のアドレスバス診
断プログラム007を読みだして実行する。アドレスバ
ス003のROM部005の制御部分に異常がある場
合、アドレスバス診断プログラム007は正常に読みだ
すことができず、これを制御部001で検出することが
できる。
【0015】アドレスバス診断プログラム007を正常
に読みだすことができたら、データとして記憶されてい
る診断データ書き込みエリアのアドレス2と診断データ
を、制御部001のレジスタ1とレジスタ2にそれぞれ
格納する。
【0016】まず、RAM部006の診断開始アドレス
であるアドレス1から診断終了アドレスであるアドレス
3までのメモリを、バイト単位のデータ(ハッシュ)と
みなしアドレス1からアドレス3までのデータを合計し
てサム(ハッシュトータル)を算出し、制御部001の
レジスタ3に格納する。
【0017】次に、制御部001のレジスタ1に格納し
ている診断データ書き込みエリアのアドレスデータに基
づき、レジスタ2に格納されている診断データをRAM
部006のアドレス2の内容に加算する。再度、アドレ
ス1からアドレス3までのデータを合計してサムを算出
し、制御部001のレジスタ4に格納する。診断データ
による変更前のサムであるレジスタ3と診断データによ
る変更後のレジスタ4の差は、診断データと等しい筈で
あるため、これとレジスタ2を比較しアドレスバス00
3の正常性を判定する。
【0018】診断終了後、RAM部006の状態を復旧
するため、レジスタ2に格納されている診断データをア
ドレス2の内容から減算する。この処理によりRAM部
006の内容を破壊することなくメモリ制御用アドレス
バス003の診断を実施することができる。
【0019】図2に、本方式によるメモリ制御用アドレ
スバスの異常の検出方法について示す。今アドレスバス
003に、診断データ書き込みエリアであるアドレス2
がアドレス4に化ける異常が発生しているとする。こ
のときアドレス2への書き込みとアドレス4への書き
込みは共にアドレス4の内容に書き込まれ、アドレス
2からの読みだしとアドレス4からの読みだしは共
にアドレス4の内容が読みだされることになる。従っ
て、本方式により診断データによる変更前のサムを算出
した場合、アドレス2内容の変わりにアドレス4の内容
が加算された値、すなわちアドレス4の内容が2回加算
されたサムデータが算出される。次に診断データを診断
データ書き込みエリアに加算するが、アドレスバス00
3の異常によりアドレス4の内容に加算される。診断デ
ータによる変更後のサムの算出も、前述のようにアドレ
ス2内容の変わりにアドレス4の内容が加算された値、
すなわちアドレス4の内容が2回加算されたサムデータ
が算出される。従って、診断データによる変更前のサム
と診断データによる変更後のサムの差は、診断データと
は等しくなく、これによりアドレスバス003の異常が
検出できる。同様にアドレス4がアドレス2に化ける異
常も検出できる。
【0020】図3は本方式によるメモリ制御用アドレス
バス診断のフローチャートである。RAM部006の診
断開始アドレスであるアドレス1から終了アドレスであ
るアドレス3までのサムを算出し制御部001のレジス
タ3へ格納する(a)。次に診断データ書き込みエリア
に診断データを加算し、アドレス1からアドレス3まで
のサムを再度算出する(b)。(b)で算出したサムと
(a)で算出したサムの差を求め、これと診断データが
等しいかをを比較し(c)、等しければ正常と判断して
次のステップ(d)に移行する。また等しくない場合
は、エラー処理(f)を行なうことにより、診断データ
を加算する時にアドレス2の内容以外のにも影響を与え
たことが判る。
【0021】ステップ(d)においては、診断データ書
き込みエリアから診断データを減算し、アドレス1から
アドレス3までのサムを算出する。(d)で算出したサ
ムと(a)で算出したサムが等しいかをを比較し
(e)、等しければ正常と判断して処理を終了する。ま
た等しくない場合は、エラー処理(f)を行なうことに
より、診断データを減算する時にADR3以外のアドレ
スにも影響を与えたことが判る。
【0022】
【発明の効果】以上説明したように、本発明は、診断デ
ータにより変更する前のハッシュトータルと診断データ
により変更した後のハッシュトータルを算出して比較す
ることにより、メモリ制御用アドレスバスの異常を検出
することができ、従来例に比べて極めて少ない回数の書
き込み読みだしにより診断できることから、診断時間を
著しく短縮することができる。
【0023】また、診断データ書き込みエリアのみを復
旧することで、メモリ内容を保持したままメモリ制御用
アドレスバスの診断を実施することができるため、退避
用エリアを用意できない装置でも容易に実施できるとい
う利点がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す処理システムのブロッ
ク図である。
【図2】本発明によるメモリ制御用アドレスバスの異常
検出方法の説明図である。
【図3】本発明によるメモリ制御用アドレスバス診断の
フローチャートである。
【符号の説明】
001…制御部、 002…メモリ部、 003…アドレスバス、 004…データバス、 005…ROM部、 006…RAM部、 007…アドレスバス診断プログラム。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平田 衆康 神奈川県秦野市堀山下1番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 麻生 房儀 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】マイクロコンピュータシステムに用いられ
    るメモリ制御用アドレスバスの動作正常性の診断におい
    て、メモリの設定内容を読み出してハッシュトータルを
    算出する機能と、診断データによりメモリの特定箇所を
    変更する機能を設け、メモリを診断データにより変更す
    る前と変更した後のハッシュトータルを算出し、前者の
    ハッシュトータルと後者のハッシュトータルの差が診断
    データによる変更と等しいことにより、メモリ制御用ア
    ドレスバスが正常と判定することを特徴とするメモリ制
    御用アドレスバス診断方式。
  2. 【請求項2】前記方式において、診断終了後診断データ
    により変更した特定箇所を復旧することにより、メモリ
    内容を保持したままアドレスバスの診断ができることを
    特徴とするメモリ制御用アドレスバス診断方式。
  3. 【請求項3】前記方式において、メモリ部がROMとR
    AMに分かれたシステムで、診断データと診断により変
    更する特定箇所のアドレスをROM部に記憶することに
    より、アドレスバス診断時にメモリ内容を退避するメモ
    リ領域を用意することなく、RAM部の全てのアドレス
    領域について診断可能とすることを特徴とする制御用ア
    ドレスバス診断方式。
JP6135378A 1994-06-17 1994-06-17 メモリ制御用アドレスバス診断方式 Pending JPH086864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6135378A JPH086864A (ja) 1994-06-17 1994-06-17 メモリ制御用アドレスバス診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6135378A JPH086864A (ja) 1994-06-17 1994-06-17 メモリ制御用アドレスバス診断方式

Publications (1)

Publication Number Publication Date
JPH086864A true JPH086864A (ja) 1996-01-12

Family

ID=15150319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6135378A Pending JPH086864A (ja) 1994-06-17 1994-06-17 メモリ制御用アドレスバス診断方式

Country Status (1)

Country Link
JP (1) JPH086864A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006268338A (ja) * 2005-03-23 2006-10-05 Fuji Xerox Co Ltd ジョブフロー検証方法、検証プログラムおよびフロー制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006268338A (ja) * 2005-03-23 2006-10-05 Fuji Xerox Co Ltd ジョブフロー検証方法、検証プログラムおよびフロー制御装置
JP4517908B2 (ja) * 2005-03-23 2010-08-04 富士ゼロックス株式会社 検証用ジョブフロー作成装置、印刷システム及び検証用ジョブフロー作成プログラム

Similar Documents

Publication Publication Date Title
KR970002637A (ko) 멀티프로세서 시스템
JP3192354B2 (ja) コンピュータシステムのリトライ処理装置
EP0070184B1 (en) A method of testing memory
JPH086864A (ja) メモリ制御用アドレスバス診断方式
JP2751822B2 (ja) Fifoメモリ装置のメモリ制御方法
JP3239935B2 (ja) 密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体
JP2870202B2 (ja) プロセッサ間相互監視方法及びその装置
JPS6346461B2 (ja)
JPH10269148A (ja) 回路構成要素診断装置
JP3019346B2 (ja) データ処理装置
KR950012495B1 (ko) 메모리 진단장치 및 방법
JP3036449B2 (ja) メモリ診断装置
JP2998282B2 (ja) メモリ装置
JPH0341538A (ja) 主記憶装置
JPH05289946A (ja) メモリ制御方式
JPH03127241A (ja) ページング仮想記憶方式におけるメモリ管理方式
JPH0644147A (ja) キャッシュメモリシステム
JP2000353109A (ja) エミュレータ及びエミュレーションシステム
JPH09297830A (ja) Icカード
JPH04236644A (ja) キャッシュメモリ診断方式
JPS6381531A (ja) マイクロプログラム制御方式
JPH0659900A (ja) メモリ書込装置
JPH09325900A (ja) プログラム実行トレース装置
JPH05241974A (ja) 記憶装置
JPS6227421B2 (ja)