JPS6227421B2 - - Google Patents
Info
- Publication number
- JPS6227421B2 JPS6227421B2 JP55010726A JP1072680A JPS6227421B2 JP S6227421 B2 JPS6227421 B2 JP S6227421B2 JP 55010726 A JP55010726 A JP 55010726A JP 1072680 A JP1072680 A JP 1072680A JP S6227421 B2 JPS6227421 B2 JP S6227421B2
- Authority
- JP
- Japan
- Prior art keywords
- trace
- input
- information
- prohibition
- prohibition condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は情報処理装置に使用される入出力制御
装置における障害探索のために動作履歴方式に関
する。
装置における障害探索のために動作履歴方式に関
する。
従来、装置の開発時におけるデバツグ方式とし
てまたはフイールドにおける障害探索方式として
入出力命令実行毎に入出力命令および終了状態情
報等を含むトレース情報を制御装置内の読出し書
込み可能なメモリに順次格納しておき、障害発生
時、このトレース情報を読取り、解析することに
より障害の原因を究明するという方式がある。こ
の方式では、トレース情報を格納するメモリの容
量が有限なため、トレース情報用として準備され
たメモリの最終アドレスを越えようとした場合、
メモリの開始アドレスに戻り、以前のトレース情
報の上に重ね書きしながらトレース情報の格納が
行なわれる。また、障害発生時のトレース情報を
保存するために装置内に備えられたパネルのスイ
ツチを操作することにより、トレース動作を禁止
させている。
てまたはフイールドにおける障害探索方式として
入出力命令実行毎に入出力命令および終了状態情
報等を含むトレース情報を制御装置内の読出し書
込み可能なメモリに順次格納しておき、障害発生
時、このトレース情報を読取り、解析することに
より障害の原因を究明するという方式がある。こ
の方式では、トレース情報を格納するメモリの容
量が有限なため、トレース情報用として準備され
たメモリの最終アドレスを越えようとした場合、
メモリの開始アドレスに戻り、以前のトレース情
報の上に重ね書きしながらトレース情報の格納が
行なわれる。また、障害発生時のトレース情報を
保存するために装置内に備えられたパネルのスイ
ツチを操作することにより、トレース動作を禁止
させている。
しかしながら、この方式には次のような欠点が
ある。
ある。
第１にトレース動作を禁止させるために障害発
生時に操作員がパネルのスイツチを操作する必要
があるが、通常、障害発生時点とそれが操作員に
検知される時点（例えば、操作員がコンソール上
のエラーメツセージを感知する時点）との間に時
間的なずれがあるため、スイツチを操作した時点
では必要なトレース情報が後続の入出力動作のト
レース情報により失なわれてしまうことがある。
生時に操作員がパネルのスイツチを操作する必要
があるが、通常、障害発生時点とそれが操作員に
検知される時点（例えば、操作員がコンソール上
のエラーメツセージを感知する時点）との間に時
間的なずれがあるため、スイツチを操作した時点
では必要なトレース情報が後続の入出力動作のト
レース情報により失なわれてしまうことがある。
第２に、発生頻度の低い間欠的障害に対しては
あまり有効でない。
あまり有効でない。
第３に、タイミング良く、トレース情報が保存
できたとしても障害発生時の詳細な情報が残つて
いないため、複雑な障害解析には適さない。
できたとしても障害発生時の詳細な情報が残つて
いないため、複雑な障害解析には適さない。
本発明の目的は上述の欠点を解決するもので操
作員のパネル操作を不要とし発生頻度の低い間欠
的障害に対しても有効な障害解析情報を得ること
が可能な動作履歴方式を提供することにある。
作員のパネル操作を不要とし発生頻度の低い間欠
的障害に対しても有効な障害解析情報を得ること
が可能な動作履歴方式を提供することにある。
本発明の方式は、入出力制御装置において入出
力命令を実行する毎に該入力命令およびその終了
状態情報を含むトレース情報を順次格納する第１
の情報格納手段と、 前記第１の情報格納手段への前記トレース情報
の格納動作を禁止する条件を指定する条件指定手
段と、 この条件指定手段で予め指定された禁止条件に
相当する事象が発生したときに前記格納動作を禁
止する禁止手段と、 この禁止手段で禁止された時点における前記入
出力制御装置の前記トレース情報以外の内部状態
情報を格納する第２の情報格納手段とを備えたこ
とを特徴とする。
力命令を実行する毎に該入力命令およびその終了
状態情報を含むトレース情報を順次格納する第１
の情報格納手段と、 前記第１の情報格納手段への前記トレース情報
の格納動作を禁止する条件を指定する条件指定手
段と、 この条件指定手段で予め指定された禁止条件に
相当する事象が発生したときに前記格納動作を禁
止する禁止手段と、 この禁止手段で禁止された時点における前記入
出力制御装置の前記トレース情報以外の内部状態
情報を格納する第２の情報格納手段とを備えたこ
とを特徴とする。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図に示す本発明の一実施例は、上位装置
１、入出力制御装置２および入出力装置３から構
成されている。入出力制御装置２はマイクロプロ
グラムをその内部に格納し、各種制御を行うマイ
クロプロセツサを含むマイクロプログラム制御部
４およびマイクロプログラム作業用の各種制御情
報、トレース情報、トレース禁止条件およびトレ
ース動作が禁止された時点の装置の内部状態情報
等を格納する読出し書込み可能なメモリ５から構
成されている。
１、入出力制御装置２および入出力装置３から構
成されている。入出力制御装置２はマイクロプロ
グラムをその内部に格納し、各種制御を行うマイ
クロプロセツサを含むマイクロプログラム制御部
４およびマイクロプログラム作業用の各種制御情
報、トレース情報、トレース禁止条件およびトレ
ース動作が禁止された時点の装置の内部状態情報
等を格納する読出し書込み可能なメモリ５から構
成されている。
なお、上位装置１と入出力装置３との間のデー
タの入出力動作は本発明の要旨に直接関係しない
ので、その詳細な動作ならびに入出力制御装置２
内の入出力データ制御回路の構成については詳述
しない。第２図は前記メモリ５内のマツピングの
一部を示す図である。前記メモリ５にはトレース
動作を禁止させる場合セツトされるトレース禁止
フラグｂ、トレース禁止条件を格納するエリア
ｄ、そのトレース禁止条件が設定された時セツト
されるトレース禁止条件許可フラグｃ、次のトレ
ース情報が格納される番地を示すトレースアドレ
スポインタｅ、トレース情報を格納するエリアｆ
およびトレース動作が禁止された時点の装置の内
部状態報を格納する障害解析詳細情報格納エリア
ａ等が構成されている。第２図中、参照英文字
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，ＦおよびＺは番地を示す。
尚、Ｆはトレース情報格納エリアｆの開始番地、
Ｚは最終番地をそれぞれ示す。
タの入出力動作は本発明の要旨に直接関係しない
ので、その詳細な動作ならびに入出力制御装置２
内の入出力データ制御回路の構成については詳述
しない。第２図は前記メモリ５内のマツピングの
一部を示す図である。前記メモリ５にはトレース
動作を禁止させる場合セツトされるトレース禁止
フラグｂ、トレース禁止条件を格納するエリア
ｄ、そのトレース禁止条件が設定された時セツト
されるトレース禁止条件許可フラグｃ、次のトレ
ース情報が格納される番地を示すトレースアドレ
スポインタｅ、トレース情報を格納するエリアｆ
およびトレース動作が禁止された時点の装置の内
部状態報を格納する障害解析詳細情報格納エリア
ａ等が構成されている。第２図中、参照英文字
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，ＦおよびＺは番地を示す。
尚、Ｆはトレース情報格納エリアｆの開始番地、
Ｚは最終番地をそれぞれ示す。
また、前記第１の情報格納手段はトレース情報
格納エリアｆ、第２の情報格納手段は障害解析詳
細情報格納エリアａにそれぞれ対応する。
格納エリアｆ、第２の情報格納手段は障害解析詳
細情報格納エリアａにそれぞれ対応する。
次に本発明の一実施例の動作を図面を参照して
詳細に説明する。
詳細に説明する。
入出力制御装置２の初期設定時（例えば電源投
入時）トレース禁止フラグｂおよびトレース禁止
条件許可フラグｃはリセツトされ、トレースアド
レスポインタｅの内容はトレース情報格納エリア
ｆの開始番地Ｆがセツトされる。
入時）トレース禁止フラグｂおよびトレース禁止
条件許可フラグｃはリセツトされ、トレースアド
レスポインタｅの内容はトレース情報格納エリア
ｆの開始番地Ｆがセツトされる。
上位装置１から入出力命令を受信した入出力制
御装置２はマイクロプログラム制御部４の制御の
もとに、入出力装置３に対して所要の動作を実行
する。実行結果は、終了ステータスにより上位装
置１に報告される。ここで前記メモリ５からトレ
ース禁止フラグｂを読出しトレース動作の可否を
判定する。通常はオフ状態のため、次にトレース
禁止条件許可フラグｃを読出し、トレース禁止条
件ｄが設定されているかどうか判定する。未だ設
定されていない場合は、無条件にトレース情報の
格納処理に移行する。なお、トレース情報には実
行した入出力命令コード、入出力装置番号および
上位装置に報告する終了状態等が含まれる。
御装置２はマイクロプログラム制御部４の制御の
もとに、入出力装置３に対して所要の動作を実行
する。実行結果は、終了ステータスにより上位装
置１に報告される。ここで前記メモリ５からトレ
ース禁止フラグｂを読出しトレース動作の可否を
判定する。通常はオフ状態のため、次にトレース
禁止条件許可フラグｃを読出し、トレース禁止条
件ｄが設定されているかどうか判定する。未だ設
定されていない場合は、無条件にトレース情報の
格納処理に移行する。なお、トレース情報には実
行した入出力命令コード、入出力装置番号および
上位装置に報告する終了状態等が含まれる。
まず、前記メモリ５からトレースアドレスポイ
ンタｅを読出しトレース情報を格納すべき番地を
設定し、前記トレース情報をそこに格納する。さ
らにトレースアドレスポインタｅの内容を次のト
レース情報を格納すべき番地まで歩進させること
により更新する。この際、番地がトレース情報格
納エリアｆの最終番地ｚを越えた場合には開始番
地Ｆに戻す。
ンタｅを読出しトレース情報を格納すべき番地を
設定し、前記トレース情報をそこに格納する。さ
らにトレースアドレスポインタｅの内容を次のト
レース情報を格納すべき番地まで歩進させること
により更新する。この際、番地がトレース情報格
納エリアｆの最終番地ｚを越えた場合には開始番
地Ｆに戻す。
以上の処理により、入出力命令実行毎にトレー
ス情報が順次、格納エリアｆに格納されることに
なる。
ス情報が順次、格納エリアｆに格納されることに
なる。
ここで、発生頻度の低い間欠的障害の原因を調
査解析する場合を想定する。
査解析する場合を想定する。
まず、入出力制御装置２内の前記メモリ５のト
レース禁止条件許可フラグｃをセツトし、かつ、
トレース禁止条件格納エリアｄに障害に対応する
エラー状態情報を設定する。これは、例えば、シ
ステムコンソールからオペレーテイングシステム
のサポートにより上位装置１から入出力制御装置
２内の前記メモリ５に対して指定データを書込む
入出力命令を実行させることにより実現させる。
一般的に上位装置１から入出力制御装置２の読出
し書込み可能なメモリにデータを読み書きする入
出力命令は準備されているのが普通であるので新
規の入出力命令を追加する必要はない。また、入
出力制御装置２内のパネル上のスイツチ群により
読出し書込み可能なメモリにデータを書込む機能
を備えた装置の場合にはパネルからトレース禁止
条件を指定してもよい。
レース禁止条件許可フラグｃをセツトし、かつ、
トレース禁止条件格納エリアｄに障害に対応する
エラー状態情報を設定する。これは、例えば、シ
ステムコンソールからオペレーテイングシステム
のサポートにより上位装置１から入出力制御装置
２内の前記メモリ５に対して指定データを書込む
入出力命令を実行させることにより実現させる。
一般的に上位装置１から入出力制御装置２の読出
し書込み可能なメモリにデータを読み書きする入
出力命令は準備されているのが普通であるので新
規の入出力命令を追加する必要はない。また、入
出力制御装置２内のパネル上のスイツチ群により
読出し書込み可能なメモリにデータを書込む機能
を備えた装置の場合にはパネルからトレース禁止
条件を指定してもよい。
このようにして、トレース禁止条件が設定され
たあと、入出力制御装置２はトレース禁止条件許
可フラグｃがオンになつているため、次に前記メ
モリ５からトレース禁止条件ｄを読出し、入出力
命令の終了状態がトレース禁止条件のエラー状態
と一致しているかどうか比較する。一致がとれな
い場合は、通常のトレース処理を行う。もし、一
致がとれたならば前記メモリ５内のトレース禁止
フラグｂをセツトし、さらに、この時点の装置の
内部状態情報を障害解析詳細情報格納エリアａに
格納する。この内部状態情報にはハードウエアの
各種レジスタ情報および前記メモリ５内に貯えら
れている各種制御情報等が含まれる。これ以降入
出力制御装置２はトレース禁止フラグｂがオンに
なつているためトレース動作を行なわなくなるた
め障害発生時付近のトレース情報が保存されるこ
とになる。
たあと、入出力制御装置２はトレース禁止条件許
可フラグｃがオンになつているため、次に前記メ
モリ５からトレース禁止条件ｄを読出し、入出力
命令の終了状態がトレース禁止条件のエラー状態
と一致しているかどうか比較する。一致がとれな
い場合は、通常のトレース処理を行う。もし、一
致がとれたならば前記メモリ５内のトレース禁止
フラグｂをセツトし、さらに、この時点の装置の
内部状態情報を障害解析詳細情報格納エリアａに
格納する。この内部状態情報にはハードウエアの
各種レジスタ情報および前記メモリ５内に貯えら
れている各種制御情報等が含まれる。これ以降入
出力制御装置２はトレース禁止フラグｂがオンに
なつているためトレース動作を行なわなくなるた
め障害発生時付近のトレース情報が保存されるこ
とになる。
以上の動作は第１図中のマイクログラム制御部
４内に格納されるマイクロプログラムにより実現
され、第３図にそのフローチヤートを示す。
４内に格納されるマイクロプログラムにより実現
され、第３図にそのフローチヤートを示す。
なお、入出力制御装置２の前記メモリ５内のト
レース情報ｆおよび障害解析詳細情報ａは適当な
時点で外部に読出すことにより解析情報として使
用できる。
レース情報ｆおよび障害解析詳細情報ａは適当な
時点で外部に読出すことにより解析情報として使
用できる。
本実施例ではトレース禁止条件として終了状態
を指定したが、入出力コマンドコードや入出力装
置番号等他のトレース情報を指定するようにして
もよい。
を指定したが、入出力コマンドコードや入出力装
置番号等他のトレース情報を指定するようにして
もよい。
本発明には、障害探索のために特別な測定器を
設置したり、長時間コンピユータシステムを専有
することなく、頻度の低い間欠的障害に対する有
効な障害解析情報を得ることができるという効果
がある。
設置したり、長時間コンピユータシステムを専有
することなく、頻度の低い間欠的障害に対する有
効な障害解析情報を得ることができるという効果
がある。
第１図は本発明の一実施例を示す図、第２図は
メモリ内のエリア構成を示す図および第３図は本
発明の動作を説明するためのフローチヤートであ
る。 第１図から第３図において、１……上位装置、
２……入出力制御装置、３……入出力装置、４…
…マイクロプログラム制御部、５……読出し書込
み可能なメモリ。
メモリ内のエリア構成を示す図および第３図は本
発明の動作を説明するためのフローチヤートであ
る。 第１図から第３図において、１……上位装置、
２……入出力制御装置、３……入出力装置、４…
…マイクロプログラム制御部、５……読出し書込
み可能なメモリ。
Claims (1)
- 【特許請求の範囲】 １ 入出力制御装置に対する入出力命令およびそ
の終了状態情報を含むトレース情報を格納するた
めの第１の格納手段と、 前記入出力制御装置の前記トレース情報以外の
内部状態情報を格納するための第２の格納手段
と、 トレース禁止条件が格納される第３の格納手段
と、 トレース禁止フラグおよびトレース禁止条件許
可フラグをセツトできる第４の格納手段と、 前記入出力命令の実行を含む処理を行なう制御
手段とを備え、 前記制御手段の行なう前記処理は、 前記入出力命令を実行する第１のステツプと、 前記第１のステツプのあと前記トレース禁止フ
ラグがセツトされているか否かを判定する第２の
ステツプと、 前記第２のステツプにおいて前記トレース禁止
フラグがセツトされていないとき前記トレース禁
止条件許可フラグがセツトされているか否かを判
定する第３のステツプと、 前記第３のステツプにおいて前記トレース禁止
条件許可フラグがセツトされているとき前記トレ
ース禁止条件が前記入出力命令の前記終了状態と
一致するか否かを判定する第４のステツプと、 前記第４のステツプにおいて前記トレース禁止
条件と前記終了状態とが一致したとき前記トレー
ス禁止フラグをセツトするとともに前記第２の格
納手段に前記内部状態を格納する第５のステツプ
と、 前記第３のステツプにおいて前記トレース禁止
条件許可フラグがセツトされていないかまたは前
記第４のステツプにおいて前記トレース禁止条件
と前記終了状態とが一致しないとき前記第１の格
納手段に前記トレース情報を格納する第６のステ
ツプとを含むことを特徴とする動作履歴方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1072680A JPS56108156A (en) | 1980-01-30 | 1980-01-30 | Action career system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1072680A JPS56108156A (en) | 1980-01-30 | 1980-01-30 | Action career system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56108156A JPS56108156A (en) | 1981-08-27 |
| JPS6227421B2 true JPS6227421B2 (ja) | 1987-06-15 |
Family
ID=11758289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1072680A Granted JPS56108156A (en) | 1980-01-30 | 1980-01-30 | Action career system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56108156A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59214929A (ja) * | 1983-05-20 | 1984-12-04 | Hitachi Ltd | 診断機能を持つ入出力制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537266A (en) * | 1976-07-07 | 1978-01-23 | Matsushita Electric Ind Co Ltd | Time signalling timepiece |
| JPS5489454A (en) * | 1977-12-27 | 1979-07-16 | Fujitsu Ltd | Conditional logout control system |
-
1980
- 1980-01-30 JP JP1072680A patent/JPS56108156A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537266A (en) * | 1976-07-07 | 1978-01-23 | Matsushita Electric Ind Co Ltd | Time signalling timepiece |
| JPS5489454A (en) * | 1977-12-27 | 1979-07-16 | Fujitsu Ltd | Conditional logout control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56108156A (en) | 1981-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5905911B2 (ja) | シングルステップ実行を用いる診断コード | |
| EP0098172B1 (en) | Register control processing system | |
| US20070226471A1 (en) | Data processing apparatus | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPS6227421B2 (ja) | ||
| KR19980019215A (ko) | 자기진단 유닛을 구비한 마이크로컴퓨터(Microcomputer with self-diagnostic unit) | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JP2000353109A (ja) | エミュレータ及びエミュレーションシステム | |
| GB2539657A (en) | Tracing Processing Activity | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JP2000181762A (ja) | マイクロプロセッサ | |
| JPS6238746B2 (ja) | ||
| JP2007241839A (ja) | ディジタル信号処理装置及び故障異常情報の保存方法 | |
| JPH07210420A (ja) | スレッド環境におけるデバッグ方法 | |
| JPS61161557A (ja) | プログラム・デバツグ方法および装置 | |
| JPH07210421A (ja) | スレッド環境におけるデバッグ方法 | |
| JP2005327175A (ja) | インサーキットエミュレータ装置およびスタックアクセス異常検知方法 | |
| JPH09325900A (ja) | プログラム実行トレース装置 | |
| JPS59191662A (ja) | プログラム暴走検出方式 | |
| JPH02163842A (ja) | マイクロコンピュータのプログラム評価装置 | |
| JPH04236644A (ja) | キャッシュメモリ診断方式 | |
| JP2002014843A (ja) | プログラム実行トレース方式 | |
| JPH11203174A (ja) | 状態監視情報処理装置 | |
| JPH01184551A (ja) | プログラムのデバッギング方式 |