JP2007241839A - ディジタル信号処理装置及び故障異常情報の保存方法 - Google Patents
ディジタル信号処理装置及び故障異常情報の保存方法 Download PDFInfo
- Publication number
- JP2007241839A JP2007241839A JP2006065771A JP2006065771A JP2007241839A JP 2007241839 A JP2007241839 A JP 2007241839A JP 2006065771 A JP2006065771 A JP 2006065771A JP 2006065771 A JP2006065771 A JP 2006065771A JP 2007241839 A JP2007241839 A JP 2007241839A
- Authority
- JP
- Japan
- Prior art keywords
- self
- diagnosis
- signal processing
- abnormality information
- dsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
【課題】発生頻度が少ない故障に対しても、故障部位の特定が容易にできるようにしたディジタル信号処理装置及び故障異常情報の保存方法を提供する。
【解決手段】所定の信号処理を行うとともに自己診断処理機能を有するDSPと、少なくとも信号処理のための情報を記憶する第1の記憶領域及び自己診断処理結果による故障異常情報を保存可能な第2の記憶領域を有する不揮発性メモリと、DSP及び不揮発性メモリ間に接続されたデータバスと、DSPによる自己診断処理の結果、故障異常情報が出力されたときにこの故障異常情報を不揮発性メモリの第2の記憶領域に書き込んで保存するとともに、第2の記憶領域全てに故障異常情報が書き込まれたときには新たな故障異常情報の書き込みを禁止する書き込み制御手段と、を具備する。
【選択図】図1
【解決手段】所定の信号処理を行うとともに自己診断処理機能を有するDSPと、少なくとも信号処理のための情報を記憶する第1の記憶領域及び自己診断処理結果による故障異常情報を保存可能な第2の記憶領域を有する不揮発性メモリと、DSP及び不揮発性メモリ間に接続されたデータバスと、DSPによる自己診断処理の結果、故障異常情報が出力されたときにこの故障異常情報を不揮発性メモリの第2の記憶領域に書き込んで保存するとともに、第2の記憶領域全てに故障異常情報が書き込まれたときには新たな故障異常情報の書き込みを禁止する書き込み制御手段と、を具備する。
【選択図】図1
Description
本発明は、DSP(ディジタルシグナルプロセッサ)を備えたディジタル信号処理装置に係り、特に故障が発生した場合に異常情報を保存可能にしたディジタル信号処理装置及び故障異常情報の保存方法に関する。
DSP(ディジタルシグナルプロセッサ)は、ディジタル信号処理を行う専用のマイクロプロセッサであり、信号処理に特化した様々な機能を有しているため、従来ハードウェアで構成していた多くの信号処理機能をソフトウェア化してきた。通常、DSPはCPU(中央演算処理装置)と比べて使用可能なメモリ資源が乏しいため、CPUのように基本ソフトウェア(以下、OSと呼ぶ)を利用したり、複雑な処理を実行することができない。
このため、ディジタルフィルタ処理やFFT(高速フーリエ変換)処理などの固定した信号処理を複数のDSPに割り付け、それぞれのDSP間は専用の高速通信路を用いて接続する分散方式の構成を取っていた。或いは、1つのカードにディジタルフィルタ処理やFFT処理などの複数のDSPを備え、それぞれのDSP間はデータバスを介して接続し、データバスに共有の外部メモリを接続する方法もある。この場合、各DSPは互いが共有メモリをアクセスする時間をずらすことで、データバス上での信号の衝突を回避する構成を取っていた。
このように、従来のディジタル信号処理装置は、DSPが使用できるメモリ容量が小さいことから、DSP単体は単純で固定的な信号処理を割当て、それを複数個まとめたDSPカードという単位で、必要な処理を実現させている。また、DSPカードは、複数のDSPと、外部メモリ、及びプログラム格納用のフラッシュROMを有し、各DSPのプログラムはフラッシュROMに格納されており、各DSPは起動時に自身が実行するプログラムを読込み、処理を開始するようにしている。
また、各種信号処理装置においては、故障などを自己診断する機能を備えたものがあるが、DSPカードの自己診断処理は、DSPのメモリ容量に制限があるため、通常の信号処理プログラムのほかに自己診断処理プログラムを内蔵することが難しかった。一方、現在は半導体技術の進歩により、DSPが使用できるメモリ容量が増え、より複雑な処理を実行できるようになったことから、従来CPUがおこなってきた処理をDSPで置き換えるものも出てきた。それに伴い、DSP及び外部メモリの偶発的故障に対して、適切かつ迅速な対応が要求されるようになった。
もし、故障原因が製品の初期不良であれば、DSPカードの製造段階で検出・修理が可能である。しかし、DSPカード出荷後に再現性の少ない故障事例が発生した場合は、製造元においても容易に故障の再現ができず、故障部位の特定に多くの時間を費やしていた。
特許文献1には、メモリカードを接続可能にし、かつ故障診断を可能にしたAVレシーバについて記載されており、AVレシーバの故障時の故障情報をメモリカードに記憶させ、メモリカードに記憶した故障情報を基に、AVレシーバの故障診断を行う例が記載されている。この例では、AVレシーバに、メモリカードドライバと、メモリカードマイコンと、フラッシュメモリ、及びマスターマイコンを備え、マスターマイコンを利用してメモリカードマイコンと情報の通信を行うとともに、フラッシュメモリへの情報の書き込みや読出しを行っている。
この特許文献1の場合、AVレシーバのメニューに「不良解析モード」を用意しておき、故障時に、異常の症状例をいくつか表示管に表示させ、ユーザが症状例を選択するとチェックルーチンが走り、その結果をメモリカードに書き込むものである。しかしながら、特許文献1ではマスターマイコンの制御のもとに故障診断を行うものであり、マイコンを持たないDSPカード自体の故障診断には適さない方法であった。また、再現性の少ない故障事例が発生した場合は、製造元においても容易に故障の再現ができず、故障部位の特定に多くの時間がかかるという問題があった。
特開2003−152574号公報(図1、段落0055〜0058)
特許文献1では、マスターマイコンの制御のもとに故障診断を行うものであり、マイコンを持たないDSPカード自体の故障診断には適さない方法であった。また従来では、DSPに故障があった場合、故障原因が製品の初期不良であれば製造段階で検出・修理が可能であるが、製品出荷後に再現性の少ない故障事例が発生した場合、容易に故障の再現ができず、故障部位の特定に多くの時間がかかるという問題があった。
本発明は、発生頻度が少ない故障に対しても、故障部位の特定が容易にできるようにしたディジタル信号処理装置及び故障異常情報の保存方法を提供することを目的とする。
請求項1の本発明のディジタル信号処理装置は、所定の信号処理を行うとともに自己診断処理機能を有するDSP(ディジタルシグナルプロセッサ)と、少なくとも信号処理のための情報を記憶する第1の記憶領域、及び前記自己診断処理結果による故障異常情報を保存可能な第2の記憶領域を有する不揮発性メモリと、前記DSP及び前記不揮発性メモリ間に接続されたデータバスと、前記DSPによる自己診断処理の結果、故障異常情報が出力されたときにこの故障異常情報を前記不揮発性メモリの第2の記憶領域に書き込んで保存するとともに、前記第2の記憶領域全てに故障異常情報が書き込まれたときには新たな故障異常情報の書き込みを禁止する書き込み制御手段と、を具備したことを特徴とする。
また、請求項6記載の本発明のディジタル信号処理装置は、所定の信号処理を行うとともに自己診断処理機能を有し、所定のタイミングで自己診断処理を実行する複数のDSP(ディジタルシグナルプロセッサ)と、少なくとも信号処理のための情報を記憶する第1の記憶領域、及び前記自己診断処理結果による故障異常情報を保存可能な第2の記憶領域を有する不揮発性メモリと、前記複数のDSP及び前記不揮発性メモリ間に接続されたデータバスと、前記複数のDSPの自己診断処理の結果を第1のDSPに収集して、前記自己診断処理によって発生した複数回分の故障異常情報を前記不揮発性メモリの前記第2の記憶領域に書き込んで保存するとともに、前記第2の記憶領域全てに故障異常情報が書き込まれたときには新たな故障異常情報の書き込みを禁止する書き込み制御手段と、を具備したことを特徴とする。
さらに、請求項10記載の本発明のディジタル信号処理装置における故障異常情報の保存方法は、所定の信号処理を行うとともに自己診断処理機能を有し所定のタイミングで自己診断処理を実行する複数のDSP(ディジタルシグナルプロセッサ)と、少なくとも信号処理のための情報を記憶する第1の記憶領域、及び前記自己診断処理結果による故障異常情報を保存可能な第2の記憶領域を有する不揮発性メモリとを有し、前記複数のDSP及び前記不揮発性メモリ間をデータバスを介して接続し、前記複数のDSPの自己診断処理の結果を第1のDSPに収集するステップと、前記自己診断によって発生した複数回分の故障異常情報を前記第2の記憶領域に書き込む保存ステップと、前記第2の記憶領域全てに故障異常情報が書き込まれたときには新たな故障異常情報の書き込みを禁止する書き込み禁止ステップとを具備したことを特徴とする。
本発明によれば、ディジタル信号処理装置を構成する複数のDSPや記憶装置に異常があった場合、発生頻度にかかわらず故障異常情報を不揮発性メモリに保存することができ、確実に故障異常情報を取得できるため、メンテナンス性を向上させたディジタル信号処理装置を提供することができる。
以下、この発明の一実施の形態について図面を参照して詳細に説明する。
図1は本発明のディジタル信号処理装置の一実施形態を示すブロック図である。図1において、11はディジタル信号処理装置を構成するDSPカードであり、複数のDSP(ディジタルシグナルプロセッサ:Digital Signal Processor)12〜15と、記憶装置16、フラッシュROM17、出力部18を有し、これらDSP12〜15、記憶装置16、フラッシュROM17、出力部18はデータバス19を介して接続されている。
DSPカード11は、記憶装置16がデータバス22を介して外部入力装置21に接続可能であり、出力部18がデータバス23を介して外部出力装置24に接続可能である。複数(1〜N個)のDSP12〜15は、ディジタルフィルタ処理やFFT処理などの特定の信号処理をそれぞれが実行するものである。記憶装置16は、例えばページメモリのような大容量のメモリであり、DSP12〜15の信号処理において共通に使用され、DSP12〜15は記憶装置16をアクセスする時間をずらすことでデータバス19上での信号の衝突を防ぐようにしている。DSPカード11は、複数のDSP12〜15から構成されていることから、ブート対象のDSPは、1または複数存在する。
また、フラッシュROM17は書き換え可能な不揮発性メモリであり、DSP12〜15の自己診断プログラム及び信号処理プログラムが記憶され、さらに自己診断結果を記憶する複数の保存領域を含んでいる。
図2は、図1のDSPカード11の詳細な構成と動作を説明する説明図であり、複数のDSP12〜15の内、DSP12とDSP15を代表に示している。DSP12とDSP15は、それぞれ内部メモリ121,151と、DMAC(ダイレクトメモリアクセスコントローラ:Direct Memory Access Controller)122,152を備えている。DMAC122,152は、データバス19を介してデータをやり取りする際に全てDMA転送(ダイレクト・メモリ・アクセス転送)を行う。
フラッシュROM17は、DSP12〜15の自己診断プログラムを保存した記憶領域171と、DSP12〜15の信号処理プログラムが記憶された記憶領域172と、自己診断結果を保存する複数の保存領域173〜176を含んでいる。記憶領域172はユーザが利用可能な書き換え領域でもあり、比較的広い領域である。保存領域173〜177はN個(図示の例では4個)の領域で成り、自己診断を実施した際に異常(エラー)が発生した場合、故障異常情報を記憶可能であって、エラー発生の診断回数、N回分の故障異常情報を保存可能にしている。
次に図3、図4のフローチャートを参照して本発明のディジタル信号処理装置における自己診断処理の動作について説明する。尚、図2の番号(1)〜(4)は、動作の順序を示したものである。
本発明において、自己診断処理は各DSP12〜15及び記憶装置16について行うが、自己診断の結果、エラーが発生した場合に故障異常情報をフラッシュROM17に書き込むのは、第1のDSP(本例ではDSP12)が行う。
図3において、電源が投入されると、スタートステップS1ではリセット解除が行われ、ステップS2ではフラッシュROM17から自己診断プログラムが読み出され、DSP13〜15はステップS3において自己診断を実行する。
DSP13〜15は、図3の(1)に示す通り、フラッシュROM17から自己診断プログラムを起動した後、自プロセッサ内部の自己診断を実施する。このとき、各DSP13〜15はデータバス19及び記憶装置16へはアクセスしない。
自己診断方法としては各種の方法があり、DSPについて自己診断を行う場合は、例えば自己の内部メモリの全アドレスにテストデータを連続して書き込み、その後全アドレスからテストデータを連続して読み出し、書き込んだデータと読み出したデータを互いに比較し、比較結果に不一致があった場合にメモリ素子に異常ありと判断し、故障異常情報(エラー情報)を発生する方法がある。
自己診断が完了するとステップS4に移行し、図2の(2)に示す通り、DSP13〜15の自己診断結果をDSP12に送信し、ステップS5で次のプログラムを起動する。こうしてステップS6では、DSP13〜15の自己診断を終了し、次にDSP12の自己診断に移る。
図4は、DSP12及び記憶装置16の自己診断処理動作を示すフローチャートである。スタートステップS7ではリセット解除が行われ、ステップS8ではフラッシュROM17から自己診断プログラムが読み出される。DSP12は、図2の(1’)に示す通り、フラッシュROM17から自己診断プログラムを起動したあと、ステップS9に示すようにDSP13〜15から自己診断結果を受診する。このとき、DSP12はデータバス19及び記憶装置16へアクセスしない。
図2の(2)に示す通り、DSP13〜15からの自己診断結果を受信するのを待って、DSP12は、ステップS10において、自プロセッサ内部の自己診断を実施する。そして、ステップS11では、図2の(3)に示す通り、記憶装置16を対象とした自己診断を実行する。
次にステップS12では、自己診断結果が全てそろった時点で、異常の有無を確認する。異常がある場合は、エラー情報を図2の(4)に示す通り、フラッシュROM17の自己診断結果保存領域173〜176に保存する。このとき、ステップS13では、保存領域173〜176に初期状態の領域が存在するか否か調べる。つまり、初期状態は保存領域173〜176にオール1が記憶されており、保存領域173〜176にオール1の領域があれば空き領域と判断し、ステップS14では、エラー情報を空いている保存領域173〜176に保存する。
ステップS13において、初期状態の領域が存在しない場合、つまり保存領域173〜176に既にエラー情報が保存されて、空き領域がない場合は、フラッシュROM17への書込み処理を迂回する。一方、自己診断結果保存領域173〜176に初期状態の領域があった場合、もっとも若い番号の保存領域に対して自己診断結果を書込む。こうして、自己診断により異常が発生した場合は、先ず最初の保存領域173にエラー情報を保存し、以下、異常発生の診断回数がN回目になるまで、それぞれのエラー情報を保存領域174〜176に保存することができる。
自己診断結果の保存領域173〜176が多いほど多くのエラー情報を保存することができるが、信号処理プログラム172の領域が減少するため、余り多くの保存領域173〜176を設定することは好ましくなく、信号処理を重視して自己診断結果の保存領域を設定すると良い。
こうして、電源投入時に、DSP12〜15及び記憶装置16の自己診断が実行され、異常があればその都度、保存領域173〜176にエラー情報が記憶され、全て保存領域173〜176にエラー情報が保存された場合は、それ以上のエラー情報の書き込みは制限され、上書きが禁止される。このようなエラー情報の書き込み制御は、フラッシュROMに記憶されたプログラムに従ってDSPカード11自身で行う。
尚、DSP13〜15の自己診断結果をDSP12に収集した上で保存領域173〜176に書き込むのは、自己診断した結果をDSP12が纏めて順序良く保存領域173〜176に書き込むための策であり、DSP13〜15が勝手に書き込めないようにするためである。
本発明では、DSPカード11を構成する複数のDSP12〜15や記憶装置16に対して、発生頻度にかかわらずエラー情報をフラッシュROM17(不揮発性メモリ)に保存することができる。したがって、DSPカード11の製造元は、ユーザから苦情やメンテナンスの要請等があった場合に、自己診断結果の保存領域173〜176に保存されたエラー情報(故障異常情報)を読み出して分析・表示することにより、容易に故障部位を特定することができ、修理が可能となる。
異常の発生は、経時変化や、周囲の環境、例えば湿気が多い場所や塩害の多い場所でDSPカード11を使用したとき等に発生することがあり、再現性の少ない故障事例が発生する場合があるが、複数回分(N回)のエラー情報を参照することにより、発生頻度の少ない異常であっても故障部位を特定することが容易になる。
図5は、自己診断結果の保存領域173〜176に保存された故障異常情報を読み出した後、必要に応じてデータを消去し初期状態にするためのフローチャートである。
図5において、DSP12は、スタートステップS17でリセット解除を行い、ステップS18では、フラッシュROM17から消去のためのプログラムを読み出して起動する。自己診断結果保存領域1〜Nにデータが書込まれている場合、ステップS19では保存領域の数を示すi=1〜Nを入力する。ステップS20では、保存領域173〜176にエラー情報が残っていないかを確認するため、保存領域iが初期状態にあるか否かを調査し、初期状態でない場合はステップS21において故障異常情報iを読み出して取得する。
次のステップS22では該当する保存領域iのデータを消去するか残すかの判定を行い、消去して良い場合は、ステップS23において保存領域iのデータを消去し、オール1の状態にする。次のステップS24は他の保存領域について同様の消去動作を行い、N個全ての保存領域173〜176の消去動作を行う。こうして消去処理と修理を終えたDSPカード11はユーザに返却されることになる。
以上説明した通り本発明は、ディジタル信号処理装置を構成する複数のDSPや記憶装置に対して、発生頻度にかかわらず故障異常情報を不揮発性メモリに保存する事ができる。これにより、DSPカードの製造元は、保存された複数種類の故障異常情報を取得することができるため、容易に故障部位の特定と修理が可能となる。また、発生頻度が少ない場合でも、確実に故障異常情報が取得できるため、メンテナンス性が向上する。
また、以上の実施形態に限定されることなく、特許請求の範囲を逸脱しない範囲内で他の変形例も考えられる。
11…DSPカード(ディジタル信号処理装置)
12,13,14,15…DSP(ディジタルシグナルプロセッサ)
16…記憶装置
17…フラッシュROM(不揮発性メモリ)
19…データバス
12,13,14,15…DSP(ディジタルシグナルプロセッサ)
16…記憶装置
17…フラッシュROM(不揮発性メモリ)
19…データバス
Claims (11)
- 所定の信号処理を行うとともに自己診断処理機能を有するDSP(ディジタルシグナルプロセッサ)と、
少なくとも信号処理のための情報を記憶する第1の記憶領域、及び前記自己診断処理結果による故障異常情報を保存可能な第2の記憶領域を有する不揮発性メモリと、
前記DSP及び前記不揮発性メモリ間に接続されたデータバスと、
前記DSPによる自己診断処理の結果、故障異常情報が出力されたときにこの故障異常情報を前記不揮発性メモリの第2の記憶領域に書き込んで保存するとともに、前記第2の記憶領域全てに故障異常情報が書き込まれたときには新たな故障異常情報の書き込みを禁止する書き込み制御手段と、を具備したことを特徴とするディジタル信号処理装置。 - 前記不揮発性メモリは、書き換え可能なフラッシュROMであることを特徴とする請求項1記載のディジタル信号処理装置。
- 前記不揮発性メモリの前記第2の記憶領域は、前記自己診断処理によって発生したN回分(Nは複数)の故障異常情報を書き込み可能な複数の記憶領域を含み、前記書き込み制御手段は、N回分の故障異常情報が書き込まれたときには新たな故障異常情報の上書きを禁止することを特徴とする請求項1記載のディジタル信号処理装置。
- 前記DSPは、内部メモリとDMAC(ダイレクトメモリアクセスコントローラ)を備え、前記データバスを介してデータをやり取りする際にDMA転送を行うことを特徴とする請求項1記載のディジタル信号処理装置。
- 前記DSPに前記データバスを介して接続された記憶装置をさらに有し、前記書き込み制御手段は、前記記憶装置の自己診断処理結果を合わせて前記不揮発性メモリの前記第2の記憶領域に書き込んで保存することを特徴とする請求項1記載のディジタル信号処理装置。
- 所定の信号処理を行うとともに自己診断処理機能を有し、所定のタイミングで自己診断処理を実行する複数のDSP(ディジタルシグナルプロセッサ)と、
少なくとも信号処理のための情報を記憶する第1の記憶領域、及び前記自己診断処理結果による故障異常情報を保存可能な第2の記憶領域を有する不揮発性メモリと、
前記複数のDSP及び前記不揮発性メモリ間に接続されたデータバスと、
前記複数のDSPの自己診断処理の結果を第1のDSPに収集して、前記自己診断処理によって発生した複数回分の故障異常情報を前記不揮発性メモリの前記第2の記憶領域に書き込んで保存するとともに、前記第2の記憶領域全てに故障異常情報が書き込まれたときには新たな故障異常情報の書き込みを禁止する書き込み制御手段と、を具備したことを特徴とするディジタル信号処理装置。 - 前記複数のDSPによる自己診断の実行のタイミングは、電源投入毎に行うことを特徴とする請求項6記載のディジタル信号処理装置。
- 前記複数のDSPによる自己診断は、前記第1のDSPの自己診断処理を行う前に他のDSPの自己診断処理を実行し、そのあとで前記第1のDSPの自己診断処理を実行し、
前記書き込み制御手段は、前記第1のDSPに収集した複数のDSPによる自己診断処理の結果を前記不揮発性メモリの前記第2の記憶領域に書き込んで保存することを特徴とする請求項6記載のディジタル信号処理装置。 - 前複数のDSPにデータバスを介して共通に接続された記憶装置をさらに有し、前記書き込み制御手段は、前記記憶装置の自己診断結果を前記第1のDSPに収集し、前記不揮発性メモリの前記第2の記憶領域に書き込んで保存することを特徴とする請求項6記載のディジタル信号処理装置。
- 所定の信号処理を行うとともに自己診断処理機能を有し所定のタイミングで自己診断処理を実行する複数のDSP(ディジタルシグナルプロセッサ)と、少なくとも信号処理のための情報を記憶する第1の記憶領域、及び前記自己診断処理結果による故障異常情報を保存可能な第2の記憶領域を有する不揮発性メモリとを有し、前記複数のDSP及び前記不揮発性メモリ間をデータバスを介して接続し、
前記複数のDSPの自己診断処理の結果を第1のDSPに収集するステップと、
前記自己診断によって発生した複数回分の故障異常情報を前記第2の記憶領域に書き込む保存ステップと、
前記第2の記憶領域全てに故障異常情報が書き込まれたときには新たな故障異常情報の書き込みを禁止する書き込み禁止ステップと、を具備したことを特徴とするディジタル信号処理装置における故障異常情報の保存方法。 - 前記保存ステップは、前記第2の記憶領域に空き領域があるか否かを判定し、空き領域がある場合に空いている領域に順に前記故障異常情報を書き込むことを特徴とする請求項10記載のディジタル信号処理装置における故障異常情報の保存方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006065771A JP2007241839A (ja) | 2006-03-10 | 2006-03-10 | ディジタル信号処理装置及び故障異常情報の保存方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006065771A JP2007241839A (ja) | 2006-03-10 | 2006-03-10 | ディジタル信号処理装置及び故障異常情報の保存方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007241839A true JP2007241839A (ja) | 2007-09-20 |
Family
ID=38587292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006065771A Abandoned JP2007241839A (ja) | 2006-03-10 | 2006-03-10 | ディジタル信号処理装置及び故障異常情報の保存方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007241839A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013171337A (ja) * | 2012-02-17 | 2013-09-02 | Toshiba Corp | メモリシステムとその試験方法 |
-
2006
- 2006-03-10 JP JP2006065771A patent/JP2007241839A/ja not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013171337A (ja) * | 2012-02-17 | 2013-09-02 | Toshiba Corp | メモリシステムとその試験方法 |
US8954813B2 (en) | 2012-02-17 | 2015-02-10 | Kabushiki Kaisha Toshiba | Memory system and test method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5768496A (en) | Method and apparatus for obtaining a durable fault log for a microprocessor | |
CN104025047B (zh) | 信息处理装置、信息处理方法以及计算机程序 | |
TWI470420B (zh) | 除錯方法及電腦系統 | |
US8006144B2 (en) | Memory testing | |
US20080016415A1 (en) | Evaluation system and method | |
JP2015035121A (ja) | 半導体集積回路装置 | |
JP5986474B2 (ja) | メモリ故障診断装置、メモリ故障診断方法 | |
US8516310B2 (en) | Information processing device equipped with write-back cache and diagnosis method for main memory of the same | |
JP2005149501A (ja) | Dmaを使用して拡張カードでメモリをテストするためのシステムおよび方法 | |
JP2007241839A (ja) | ディジタル信号処理装置及び故障異常情報の保存方法 | |
US11726853B2 (en) | Electronic control device | |
JP2009211625A (ja) | 情報処理装置の起動ログ保存方法 | |
JP2008299360A (ja) | 履歴情報管理方法及び履歴情報管理システム | |
JP2005149503A (ja) | Dmaを使用してメモリをテストするためのシステムおよび方法 | |
JP2009003557A (ja) | 装置起動時診断方法、診断プログラム及び起動時診断装置 | |
JP5751626B2 (ja) | メモリ試験装置、メモリ試験方法およびメモリ試験プログラム | |
JP3314719B2 (ja) | フラッシュeepromとその試験方法 | |
CN113377421B (zh) | 一种软硬件版本信息的检测方法、装置、设备及介质 | |
US20120137052A1 (en) | Storage device and control method | |
JP7102883B2 (ja) | アプリケーションプログラム、機能プログラムモジュール | |
US7487399B2 (en) | System and method for testing a component in a computer system using frequency margining | |
TW201928669A (zh) | 電腦設備、診斷方法以及非暫時性電腦可讀儲存媒體 | |
JP2009282849A (ja) | マイクロコンピュータ | |
JPS5849900B2 (ja) | Ipl時の診断方式 | |
WO2019211927A1 (ja) | メモリ診断装置及びメモリ診断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090925 |