JPH0217555A - メモリ診断方式 - Google Patents
メモリ診断方式Info
- Publication number
- JPH0217555A JPH0217555A JP63168584A JP16858488A JPH0217555A JP H0217555 A JPH0217555 A JP H0217555A JP 63168584 A JP63168584 A JP 63168584A JP 16858488 A JP16858488 A JP 16858488A JP H0217555 A JPH0217555 A JP H0217555A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- diagnosis
- memory module
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 90
- 238000002405 diagnostic procedure Methods 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 3
- 238000003745 diagnosis Methods 0.000 abstract description 21
- 238000004092 self-diagnosis Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 210000001015 abdomen Anatomy 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮肛欠１
本発明はメモリ診断方式に関し、特に複数のメモリモジ
ュールからなる主記憶部の自己診断を行うメモリ診断方
式に関する。
ュールからなる主記憶部の自己診断を行うメモリ診断方
式に関する。
良米弦韮
マイクロプロセッサを用いた情報処理装置の１つとして
、たとえばパーソナルコンピュータがある。従来、パー
ソナルコンピュータにおける主記憶部の自己診断は、読
出し専用メモリに格納された診断プログラムをマイクロ
プロセッサが実行することにより、主記憶部の一番地毎
にデータを書込んだ後に読出しを行うことで書込みデー
タと読出しデータを比較し、両者が同一であれば正常で
あるとして次の番地のテストを行うようになっている。
、たとえばパーソナルコンピュータがある。従来、パー
ソナルコンピュータにおける主記憶部の自己診断は、読
出し専用メモリに格納された診断プログラムをマイクロ
プロセッサが実行することにより、主記憶部の一番地毎
にデータを書込んだ後に読出しを行うことで書込みデー
タと読出しデータを比較し、両者が同一であれば正常で
あるとして次の番地のテストを行うようになっている。
上述した従来の情報処理装置では、主記憶部の自己診断
を一番地毎に行っているので、主記憶容量が大きくなり
と診断の時間が長くなってしまう。
を一番地毎に行っているので、主記憶容量が大きくなり
と診断の時間が長くなってしまう。
この種の自己診断は装置の電源が投入された時やリセッ
トスイッチが押された時に実行されるようになっており
、自己診断完了後に通常動作が開始されるのが一般的で
ある。従って、主記憶容量が大きくなるほど自己診断時
間が長くなり、装置の使用効率が低下してしまうという
欠点がある。
トスイッチが押された時に実行されるようになっており
、自己診断完了後に通常動作が開始されるのが一般的で
ある。従って、主記憶容量が大きくなるほど自己診断時
間が長くなり、装置の使用効率が低下してしまうという
欠点がある。
丸匪Ω亘善
そこで、本発明はこの様な従来技術の欠点を解消すべく
なされたものであって、その目的とするところは、メモ
リ部の診断を高速に行うことが可能なメモリ診断方式を
提供することにある。
なされたものであって、その目的とするところは、メモ
リ部の診断を高速に行うことが可能なメモリ診断方式を
提供することにある。
ｉ呪五璽基
本発明によれば、複数のメモリモジュールからなる記憶
装置を有する情報処理装置のメモリ診断方式であって、
前記メモリモジュールの診断指令に応答して前記メモリ
モジュール全てを書込み読出し自在とする手段と、前記
メモリモジュールの全てが書込み読出し自在とされてい
るときに、前記メモリモジュール内のアドレスを順次指
定するアドレス指定手段と、書込みデータを前記アドレ
スを指定しつつ前記メモリモジュールの全ての同一指定
アドレスへ書込む手段と、前記メモリモジュール対応に
設けられ、この書込みデータを一次格納するレジスタ手
段と、前記メモリモジュール対応に設けられ、前記アド
レスを指定しつつ前記メモリモジュールの全ての同一指
定アドレスからデータを読出して前記レジスタ手段のデ
ータを比較する比較手段とを含み、これら比較手段の各
比較結果から対応メモリモジュールの診断をなすように
したことを特徴とするメモリ診断方式が得られる。
装置を有する情報処理装置のメモリ診断方式であって、
前記メモリモジュールの診断指令に応答して前記メモリ
モジュール全てを書込み読出し自在とする手段と、前記
メモリモジュールの全てが書込み読出し自在とされてい
るときに、前記メモリモジュール内のアドレスを順次指
定するアドレス指定手段と、書込みデータを前記アドレ
スを指定しつつ前記メモリモジュールの全ての同一指定
アドレスへ書込む手段と、前記メモリモジュール対応に
設けられ、この書込みデータを一次格納するレジスタ手
段と、前記メモリモジュール対応に設けられ、前記アド
レスを指定しつつ前記メモリモジュールの全ての同一指
定アドレスからデータを読出して前記レジスタ手段のデ
ータを比較する比較手段とを含み、これら比較手段の各
比較結果から対応メモリモジュールの診断をなすように
したことを特徴とするメモリ診断方式が得られる。
火腹ヨ
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すシステムブロック図で
ある。読出し専用メモリ３には後述する診断プログラム
を含む各種のプログラムが格納されており、格納データ
の読出しのみが可能なメモリである。複数のメモリモジ
ュール１１は各種のプログラムやデータを格納するため
のメモ、りであり、書込み及び読出し動作が可能なメモ
リである。
ある。読出し専用メモリ３には後述する診断プログラム
を含む各種のプログラムが格納されており、格納データ
の読出しのみが可能なメモリである。複数のメモリモジ
ュール１１は各種のプログラムやデータを格納するため
のメモ、りであり、書込み及び読出し動作が可能なメモ
リである。
プロセッサ１はバス信号ライン１００を介して読出し専
用メモリ３あるいはメモリモジュール１１に格納されて
いるプログラムを読出して実行するが、そのプログラム
内の命令によってバス信号ライン１００を介して診断制
御部２に制御コマンドを送ったり、バス信号ライン１０
０を介してメモリモジュール１１に対してデータの書込
みあるいは読出しを行うことができる。
用メモリ３あるいはメモリモジュール１１に格納されて
いるプログラムを読出して実行するが、そのプログラム
内の命令によってバス信号ライン１００を介して診断制
御部２に制御コマンドを送ったり、バス信号ライン１０
０を介してメモリモジュール１１に対してデータの書込
みあるいは読出しを行うことができる。
診断制御部２はプロセッサ部１より制御コマンドを受取
った際、そのコマンドを解読して実行する。本実施例に
おいては制御コマンドとして診断開始コマンドと診断終
了コマンドと診断判定情報読取りコマンドがある０診断
制御部２は診断開始コマンドを受取った際には、診断実
行中を表わすなめに診断制御信号ライン２００上の信号
を値“１”とし、診断制御コマンドを受取った時点で値
“０″とする。また、診断制御部２は診断判定情報読取
りコマンドを受取った際には、診断判定信号ライン４０
０によってメモリモジュール１１から送られてくる診断
判定信号を読取った結果を診断判定情報としてプロセッ
サ１に転送する。
った際、そのコマンドを解読して実行する。本実施例に
おいては制御コマンドとして診断開始コマンドと診断終
了コマンドと診断判定情報読取りコマンドがある０診断
制御部２は診断開始コマンドを受取った際には、診断実
行中を表わすなめに診断制御信号ライン２００上の信号
を値“１”とし、診断制御コマンドを受取った時点で値
“０″とする。また、診断制御部２は診断判定情報読取
りコマンドを受取った際には、診断判定信号ライン４０
０によってメモリモジュール１１から送られてくる診断
判定信号を読取った結果を診断判定情報としてプロセッ
サ１に転送する。
メモリモジュール１１は第１図に示すようにメモリモジ
ュール（１）、メモリモジュール（２）。
ュール（１）、メモリモジュール（２）。
・・・・・・、メモリモジュール（ｎ）の複数個あり、
これらのメモリモジュール１１は全て同一の４′１１１
３′ａをしている。すなわち、各々のメモリモジュール
１１は第２図に示す構造となっており、メモリ制御部２
１とメモリ部２２とレジスタ３５と比較回路３６とを持
っている。メモリ部２２はデータの記憶を行うものであ
り、各メモリモジュール１１のメモリ部２２は全て同一
記憶容量を持っている。
これらのメモリモジュール１１は全て同一の４′１１１
３′ａをしている。すなわち、各々のメモリモジュール
１１は第２図に示す構造となっており、メモリ制御部２
１とメモリ部２２とレジスタ３５と比較回路３６とを持
っている。メモリ部２２はデータの記憶を行うものであ
り、各メモリモジュール１１のメモリ部２２は全て同一
記憶容量を持っている。
プロセッサ１がメモリモジュール１１をアクセスする際
にバス信号ライン１００に送出するアドレス情報は、第
３図に示すようにモジュールアドレス部とモジュール内
アドレス部とに分けることができる。モジュールアドレ
ス部は複数個のメモリモジュール１１から任意の１つの
メモリモジュール１１を指定するものであり、メモリ制
御部２１はバス信号ライン１００中のアドレス信号ライ
ン１０１からモジュールアドレス部の情報を受取って自
モジュールが指定されたか否かを判別する。この判別は
デコーダ３１により行われる。デコーダ３１が自モジュ
ールと判別した時は判別信号ライン３００上の信号が“
１”の値となる。この結果、オアゲート３２の出力も°
゛１”の値となり、アンドゲート３３はライト信号ライ
ン１０４上のライト信号をライト信号ライン１１４に伝
達可能となり、同様にリード信号ライン１０５上のリー
ド信号をリード信号１１５に伝達可能となる。
にバス信号ライン１００に送出するアドレス情報は、第
３図に示すようにモジュールアドレス部とモジュール内
アドレス部とに分けることができる。モジュールアドレ
ス部は複数個のメモリモジュール１１から任意の１つの
メモリモジュール１１を指定するものであり、メモリ制
御部２１はバス信号ライン１００中のアドレス信号ライ
ン１０１からモジュールアドレス部の情報を受取って自
モジュールが指定されたか否かを判別する。この判別は
デコーダ３１により行われる。デコーダ３１が自モジュ
ールと判別した時は判別信号ライン３００上の信号が“
１”の値となる。この結果、オアゲート３２の出力も°
゛１”の値となり、アンドゲート３３はライト信号ライ
ン１０４上のライト信号をライト信号ライン１１４に伝
達可能となり、同様にリード信号ライン１０５上のリー
ド信号をリード信号１１５に伝達可能となる。
プロセッサ１はメモリモジュール１１に対してデータの
書込みを行う際にライト信号ライン１０４にライト信号
を送出し、メモリモジュール１１からデータを読出ず際
にリード信号ライン１０５にリード信号を送出する。従
って、診断制御信号ライン２００上の信号が“０”の値
のとき、すなわち診断実行中ではないとき、自モジュー
ルが指定されたと判別したメモリ制御部２１のみが自メ
モリモジュール１１内のメモリ部２２の動作を可能とす
る。動作可能となったメモリ部２２はアドレス信号ライ
ン１０１上のモジュール内アドレス部に相当するアドレ
スによって指定された番地に書込みデータ信号ライン１
０２上のデータを書込んだり、同番地からデータを読出
して読出し信号ライン１０３上にデータを送出したりす
る。
書込みを行う際にライト信号ライン１０４にライト信号
を送出し、メモリモジュール１１からデータを読出ず際
にリード信号ライン１０５にリード信号を送出する。従
って、診断制御信号ライン２００上の信号が“０”の値
のとき、すなわち診断実行中ではないとき、自モジュー
ルが指定されたと判別したメモリ制御部２１のみが自メ
モリモジュール１１内のメモリ部２２の動作を可能とす
る。動作可能となったメモリ部２２はアドレス信号ライ
ン１０１上のモジュール内アドレス部に相当するアドレ
スによって指定された番地に書込みデータ信号ライン１
０２上のデータを書込んだり、同番地からデータを読出
して読出し信号ライン１０３上にデータを送出したりす
る。
次に診断実行中の動作について説明する。診断実行中に
おいては診断制御信号ライン２００上の信号が“１″の
値となるので、全てのメモリモジュール１１内のオアゲ
ート３２の出力値は“１′°となり全てのメモリ部２２
が動作可能となる。レジスタ３５は、メモリ部２２がラ
イト信号１０４上のライト信号によって書込みデータ信
号ライン１０２上のデータを書込む際に同じデータを取
込み、再びライト信号が発生するまで保持する。比較回
路３６はメモリ部２２から読出されたデータと、レジス
タ３５に保持されていたデータとを比較することで、メ
モリ部２２の動作が正常であるかどうかを判定する０判
定結果は診断判定信号として診断判定信号ライン４００
に送出され、診断制御部２によって読取られる。
おいては診断制御信号ライン２００上の信号が“１″の
値となるので、全てのメモリモジュール１１内のオアゲ
ート３２の出力値は“１′°となり全てのメモリ部２２
が動作可能となる。レジスタ３５は、メモリ部２２がラ
イト信号１０４上のライト信号によって書込みデータ信
号ライン１０２上のデータを書込む際に同じデータを取
込み、再びライト信号が発生するまで保持する。比較回
路３６はメモリ部２２から読出されたデータと、レジス
タ３５に保持されていたデータとを比較することで、メ
モリ部２２の動作が正常であるかどうかを判定する０判
定結果は診断判定信号として診断判定信号ライン４００
に送出され、診断制御部２によって読取られる。
読出し専用メモリ３に格納される診断プログラムは、次
のようにプログラムされている。まず最初にプロセッサ
部１が診断開始コマンドを診断制御部２に送出し、次に
任意のモジュールアドレスにおけるモジュール内アドレ
ス０に対してテストデータを書込んだ後に同一アドレス
からデータを読出す動作を指示する。その後に診断判定
情報読取りコマンドの発行を行い読取った情報がメモリ
部２２の動作異常を示すものであったときエラー処理に
移る。
のようにプログラムされている。まず最初にプロセッサ
部１が診断開始コマンドを診断制御部２に送出し、次に
任意のモジュールアドレスにおけるモジュール内アドレ
ス０に対してテストデータを書込んだ後に同一アドレス
からデータを読出す動作を指示する。その後に診断判定
情報読取りコマンドの発行を行い読取った情報がメモリ
部２２の動作異常を示すものであったときエラー処理に
移る。
正常ならばモジュールアドレスを次のアドレス値に更新
して前述のテストデータの書込みから診断判定情報読取
りを行う。このようにアドレス値を順次更新して診断を
行い、モジュール内アドレス部で表現できる全てのアド
レスについて診断を実行した後に診断終了コマンドを発
行させる。
して前述のテストデータの書込みから診断判定情報読取
りを行う。このようにアドレス値を順次更新して診断を
行い、モジュール内アドレス部で表現できる全てのアド
レスについて診断を実行した後に診断終了コマンドを発
行させる。
この診断プログラムは本発明の情報処理装置の電源が投
入されたときやリセット状態となったときにプロツセサ
１によって実行が開始される。
入されたときやリセット状態となったときにプロツセサ
１によって実行が開始される。
北ＪノＬ例果
以上説明したように、本発明によれば、診断実行中を表
わす信号を発生する診断制御部を有し、メモリモジュー
ル内のメモリ制御部において診断実行中では常に書込み
信号ゲートと読出し信号ゲートをオンとすることにより
、全てのメモリモジュール内の同一アドレスに同一テス
トデータを同時に書込むことと読出すことができ、全て
のメモリモジュールに書込みデータを保持するレジスタ
と比較回路を持たせることによりメモリ部の診断を全メ
モリモジュールが同時に実行できることがら、メモリ容
量が増加した場合においても高速にメモリ詮所を行うこ
とができるという効果がある。
わす信号を発生する診断制御部を有し、メモリモジュー
ル内のメモリ制御部において診断実行中では常に書込み
信号ゲートと読出し信号ゲートをオンとすることにより
、全てのメモリモジュール内の同一アドレスに同一テス
トデータを同時に書込むことと読出すことができ、全て
のメモリモジュールに書込みデータを保持するレジスタ
と比較回路を持たせることによりメモリ部の診断を全メ
モリモジュールが同時に実行できることがら、メモリ容
量が増加した場合においても高速にメモリ詮所を行うこ
とができるという効果がある。
第１図は本発明の実施例のシステムブロック図、第２図
は第１図のメモリモジュールの構成を示すブロック図、
第３図はアドレス情報の内容を示す図である。 主要部分の符号の説明 ｌ・・・・・・プロセッサ ２・・・・・・診断制御部 １・・・・・・メモリモジュール ２・・・・・・メモリ部 ５・・・・・・レジスタ ６・・・・・・比較回路
は第１図のメモリモジュールの構成を示すブロック図、
第３図はアドレス情報の内容を示す図である。 主要部分の符号の説明 ｌ・・・・・・プロセッサ ２・・・・・・診断制御部 １・・・・・・メモリモジュール ２・・・・・・メモリ部 ５・・・・・・レジスタ ６・・・・・・比較回路
Claims (1)
- （１）複数のメモリモジュールからなる記憶装置を有す
る情報処理装置のメモリ診断方式であつて、前記メモリ
モジュールの診断指令に応答して前記メモリモジュール
全てを書込み読出し自在とする手段と、前記メモリモジ
ュールの全てが書込み読出し自在とされているときに、
前記メモリモジュール内のアドレスを順次指定するアド
レス指定手段と、書込みデータを前記アドレスを指定し
つつ前記メモリモジュールの全ての同一指定アドレスへ
書込む手段と、前記メモリモジュール対応に設けられ、
この書込みデータを一次格納するレジスタ手段と、前記
メモリモジュール対応に設けられ、前記アドレスを指定
しつつ前記メモリモジュールの全ての同一指定アドレス
からデータを読出して前記レジスタ手段のデータを比較
する比較手段とを含み、これら比較手段の各比較結果か
ら対応メモリモジュールの診断をなすようにしたことを
特徴とするメモリ診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168584A JPH0217555A (ja) | 1988-07-06 | 1988-07-06 | メモリ診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168584A JPH0217555A (ja) | 1988-07-06 | 1988-07-06 | メモリ診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0217555A true JPH0217555A (ja) | 1990-01-22 |
Family
ID=15870766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168584A Pending JPH0217555A (ja) | 1988-07-06 | 1988-07-06 | メモリ診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0217555A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501690B2 (en) | 1999-12-08 | 2002-12-31 | Nec Corporation | Semiconductor memory device capable of concurrently diagnosing a plurality of memory banks and method thereof |
| JP2005353065A (ja) * | 2004-06-11 | 2005-12-22 | Samsung Electronics Co Ltd | 透過伝送モードでメモリモジュールをテストする方法及びこれを実行するためのメモリモジュールのハブ。 |
-
1988
- 1988-07-06 JP JP63168584A patent/JPH0217555A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501690B2 (en) | 1999-12-08 | 2002-12-31 | Nec Corporation | Semiconductor memory device capable of concurrently diagnosing a plurality of memory banks and method thereof |
| JP2005353065A (ja) * | 2004-06-11 | 2005-12-22 | Samsung Electronics Co Ltd | 透過伝送モードでメモリモジュールをテストする方法及びこれを実行するためのメモリモジュールのハブ。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423508A (en) | Logic tracing apparatus | |
| JPH0798692A (ja) | マイクロコンピュータ | |
| JPH0217555A (ja) | メモリ診断方式 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JP3203884B2 (ja) | 車両用診断システム | |
| JP2517370B2 (ja) | インテリジェント計測カ―ドの制御方法 | |
| JP3036449B2 (ja) | メモリ診断装置 | |
| JPH01152552A (ja) | 情報処理装置 | |
| JP2635637B2 (ja) | システム内メモリの試験装置 | |
| JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
| JPH07110790A (ja) | メモリ診断装置 | |
| JPS63282852A (ja) | ２重化処理システムにおける予備系診断方式 | |
| JPH0296257A (ja) | 主記憶装置の診断方式 | |
| JPS5856159A (ja) | フア−ムウエアテスタ | |
| JPS62192824A (ja) | 処理装置アクセス方式 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPH10177505A (ja) | エミュレータ装置 | |
| JPS58186853A (ja) | 初期診断方式 | |
| JPS645342B2 (ja) | ||
| JPS61190636A (ja) | トレ−ス機能を有する情報処理装置 | |
| JPH01309155A (ja) | メモリ制御装置 | |
| JPH04372025A (ja) | アクセスビットつき記憶装置 | |
| JPS59206946A (ja) | マイクロプログラム制御装置 | |
| JPS63285642A (ja) | マイクロプロセッサ制御方式 | |
| JPH01232454A (ja) | アドレスバス試験方式 |