JP2517370B2 - インテリジェント計測カ―ドの制御方法 - Google Patents

インテリジェント計測カ―ドの制御方法

Info

Publication number
JP2517370B2
JP2517370B2 JP63256842A JP25684288A JP2517370B2 JP 2517370 B2 JP2517370 B2 JP 2517370B2 JP 63256842 A JP63256842 A JP 63256842A JP 25684288 A JP25684288 A JP 25684288A JP 2517370 B2 JP2517370 B2 JP 2517370B2
Authority
JP
Japan
Prior art keywords
command
delimiter mark
host processor
measurement card
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63256842A
Other languages
English (en)
Other versions
JPH02103647A (ja
Inventor
和郎 伊東
陽一 松戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP63256842A priority Critical patent/JP2517370B2/ja
Publication of JPH02103647A publication Critical patent/JPH02103647A/ja
Application granted granted Critical
Publication of JP2517370B2 publication Critical patent/JP2517370B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、マルチプロセッサシステムで使用され、マ
イクロプロセッサを搭載したいわゆるインテリジェント
な計測カードの制御方法の改善に関する。
<従来の技術> インテリジェント計測カードは、ホストプロセッサに
接続され、ホストプロセッサからの指令に応じて搭載さ
れたマイクロプロセッサが所定の試験プログラムを実行
し、試験対象物の各種の特性を検査することができるよ
うに構成されたものである。このようなインテリジェン
ト計測カードは、一般に第5図に示すようにバスBに複
数個接続され、各計測カードはホストプロセッサHPによ
り起動・制御される。
ホストプロセッサHPが発する各計測カードMCへの指令
は通常コマンドコードを与えることで行なわれ、各計測
カードのマイクロプロセッサは与えられたコマンドコー
ドに応じて動作するようになっている。また、終了状態
はステータスデータの形でホストプロセッサへ知らせる
ようになっている。
この場合、コマンドコードもステータスデータも、各
計測カードの共有メモリに置かれる。共有メモリは、計
測カードのマイクロプロセッサからアクセスすることが
できることは勿論のこと、ホストプロセッサからもアク
セスできるようになっている。共有メモリは、通常RAM
が使用され、共有RAMともいう。
<発明が解決しようとする課題> このようなシステムにおいて、各計測カードが正常に
動作している場合は、ホストプロセッサと計測カード上
のマイクロプロセッサのハンドシェイクが正常に行なわ
れるため特に問題は生じないが、システムのどこかに異
常があってシステムが停止した場合には次のような問題
が発生する。
(1)計測システム内部の問題(例えば、動作条件設定
不良等)なのか、外部の要因(例えば、ノイズの到来あ
るいは予定の信号が入力されない等)なのかを識別し難
い。
(2)計測システムの動作がどこまで進んでいたのかを
把握しづらい。
このような問題点の分析において、各計測カードの動
作状況が分かれば有効なことが多いが、従来のシステム
では動作状況を知るための機能が一切設けられていな
い。
本発明の目的は、このような点に鑑みてなされたもの
で、計測カード上の共有メモリ領域に計測カードの動作
情報を残し、異常があった場合などにその動作情報を読
み取ることにより、計測カードの動作状態、更にはシス
テム全体の進行状況が分かる情報を得ることができるよ
うにした計測カードの制御方法を提供することにある。
<課題を解決するための手段> このような目的を達成するための本発明は、 搭載されたマイクロプロセッサがホストプロセッサか
らの指令に応じて動作し、ホストプロセッサからもアク
セス可能な共有メモリを備え、バスを介してホストプロ
セッサと接続される計測カードにおいて、 前記共有メモリはサイクリックバッファとし、 電源投入によるスタートまたは電源オン状態での再ス
タートの際には、前記共有メモリ内に最新の情報位置を
識別するための区切りマークが存在するかどうかを調
べ、存在しない場合は共有メモリの内容をすべてクリア
すると共に先頭アドレスに区切りマークを書き込み、 ホストプロセッサからのコマンド指令により共有メモ
リへ書き込む際には、区切りマークの位置の前半部にコ
マンド情報を書き込み、続いてコマンドに応じた処理を
行い、その処理の後区切りマークの位置の後半部に処理
結果ステータスを書き込み、その後前記区切りマークの
存在したアドレスの次のアドレスに改めて区切りマーク
を書き込むようにしたことを特徴とする。
<作用> 本発明は、スタート時にはサイクリックバッファを初
期化し、動作中においてはホストプロセッサからのコマ
ンド指令に応じて、コマンドおよびステータス情報を対
にして、区切りマークのあるアドレスに書き込むと共
に、次のアドレスには新たに区切りマークを書き込み、
区切りマークの位置により最新の書き込み情報が分かる
ようにしている。
<実施例> 以下図面を参照して本発明の方法を詳細に説明する。
本発明では各計測カードの共有メモリにヒストリーバッ
ファを用いるが、そのヒストリーバッファについてまず
説明する。ヒストリーバッファは第3図に示すような構
造である。すなわち、n回分のハンドシェイク情報を記
憶しておくことのできるサイクリックなメモリで、コマ
ンド情報とステータス情報とが対となってオーバーライ
トしつつ記憶される。また最新情報を記憶した次のアド
レスには区切りマークが記憶される。区切りマークは、
コマンド情報やステータス情報とは異なり、かつメモリ
がバッテリバックアップされていない場合の電源投入直
後のメモリパターンに類似しないコードである。
さて、このようなヒストリーバッファを計測動作に先
だって初期化する必要がある。第1図はヒストリーバッ
ファの初期化の原理フローを示す図で、次のような手順
により初期化が行なわれる。
すなわち、システムの電源投入によるスタート(コー
ルドスタートと呼ばれる)あるいは電源供給状態での再
スタート(ウォームスタートと呼ばれる)のいずれの場
合においても、ヒストリーバッファの初期化は次のよう
な手順で行なわれる。
(1)ヒストリーバッファ内に区切りマークが存在する
かどうかを検査し、存在した場合にはそのまま初期化処
理を終了とする。
(2)存在しない場合は、ヒストリーバッファをすべて
0にクリアし、続いてヒストリーバッファの先頭アドレ
スに区切りマークを書き込み、初期化処理を終了する。
このような初期化の後のヒストリーバッファへの書き
込みは、第2図に示すような手順により行なわれる。す
なわち、ホストプロセッサからのコマンド指令により、
計測カードのマイクロプロセッサは次の手順により書き
込み動作を開始する。
(1)ヒストリーバッファ内の区切りマークの存在を検
出する。
(2)区切りマークの存在するアドレスの前半部へコマ
ンド情報を書き込み、そのコマンドに応じた処理を実行
する。
(3)区切りマークの存在したアドレスの後半部へ処理
結果ステータスを書き込む。
(4)前記区切りマークの存在したアドレスの次のアド
レスに新たに区切りマークを書き込み、本処理を終了す
る。
なお、この場合、サイクリックバッファであるので、
前記区切りマークの存在したアドレスがバッファの最終
アドレスであった場合は、先頭アドレスに区切りマーク
を書き込む。
このようにして書き込まれたヒストリーバッファの内
容は、計測カードのマイクロプロセッサの動作のいかん
に拘らずホストプロセッサから読み出すことができる。
そしてホストプロセッサでは、読み出した内容から計測
カードの状態を判断することができる。第4図はヒスト
リーバッファの各種状態例を示すもので、第4図(a)
の場合は、最後にコマンドCMDmにより起動され、ステー
タスSTSmの状態で計測カード内処理が終了したことを示
す。
また、第4図(b)の場合には、最後にCMDmのコマン
ドにより起動されたが、なんらかの要因で計測カードは
処理を終了していない(外部からの終了要因が来ない等
の場合)ことを示している。
また、第4図(c)の場合は、メモリバックアップの
ない計測カードで、電源投入後一度も起動を受けていな
いことを示している。
このようにバッファの内容を見ることによって計測カ
ードの状態をよりきめ細かく把握することができる。
なお、ヒストリーバッファへ残す内容は各計測カード
ごとに適宜定義することができ、例えば次のような内容
にすることができる。
(1)コマンドの種類 (2)コマンドに付随するパラメータ (3)ステータスコード(正常終了と異常終了の区別が
できる) (4)エラー要因番号(コマンドエラー、パラメータエ
ラー、タイムアウト等) <発明の効果> 以上詳細に説明したように、本発明によれば効果があ
る。
(1)計測カード上の共有メモリにコマンドおよびステ
ータスの履歴、並びに区切りマークが残るので、計測カ
ード制御および計測カード動作を過去にさかのぼって知
ることができ、システム全体の動きをある程度細かく知
ることができる。
(2)コマンドとステータスに分けてあるので、計測カ
ード動作の完了および未了が分かり、不具合要因の分析
手段となる。
(3)ヒストリーバッファはサイクリックに使用される
ため、少ないメモリサイズで多くの情報を残すことがで
きる。
【図面の簡単な説明】
第1図は本発明に係る計測カードの制御方法における初
期化の手順を示す原理フロー、第2図は本発明の方法に
おけるヒストリーバッファへの書き込みの動作の原理フ
ロー、第3図はヒストリーバッファの構造を説明する説
明図、第4図はヒストリーバッファの各種状態例を示す
図、第5図はインテリジェント計測カードを用いた計測
システムの構成図である。 HP……ホストプロセッサ、MC……計測カード。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】搭載されたマイクロプロセッサがホストプ
    ロセッサからの指令に応じて動作し、ホストプロセッサ
    からもアクセス可能な共有メモリを備え、バスを介して
    ホストプロセッサと接続される計測カードにおいて、 前記共有メモリはサイクリックバッファとし、 電源投入によるスタートまたは電源オン状態での再スタ
    ートの際には、前記共有メモリ内に最新の情報位置を識
    別するための区切りマークが存在するかどうかを調べ、
    存在しない場合は共有メモリの内容をすべてクリアする
    と共に先頭アドレスに区切りマークを書き込み、 ホストプロセッサからのコマンド指令により共有メモリ
    へ書き込む際には、区切りマークの位置の前半部にコマ
    ンド情報を書き込み、続いてコマンドに応じた処理を行
    い、その処理の後区切りマークの位置の後半部に処理結
    果ステータスを書き込み、その後前記区切りマークの存
    在したアドレスの次のアドレスに改めて区切りマークを
    書き込むようにしたことを特徴とするインテリジェント
    計測カードの制御方法。
JP63256842A 1988-10-12 1988-10-12 インテリジェント計測カ―ドの制御方法 Expired - Lifetime JP2517370B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63256842A JP2517370B2 (ja) 1988-10-12 1988-10-12 インテリジェント計測カ―ドの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63256842A JP2517370B2 (ja) 1988-10-12 1988-10-12 インテリジェント計測カ―ドの制御方法

Publications (2)

Publication Number Publication Date
JPH02103647A JPH02103647A (ja) 1990-04-16
JP2517370B2 true JP2517370B2 (ja) 1996-07-24

Family

ID=17298174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63256842A Expired - Lifetime JP2517370B2 (ja) 1988-10-12 1988-10-12 インテリジェント計測カ―ドの制御方法

Country Status (1)

Country Link
JP (1) JP2517370B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06273199A (ja) * 1993-03-18 1994-09-30 Yokogawa Electric Corp 実験システム

Also Published As

Publication number Publication date
JPH02103647A (ja) 1990-04-16

Similar Documents

Publication Publication Date Title
US4423508A (en) Logic tracing apparatus
JPH0850557A (ja) マイクロプロセッサ故障記録装置
JP2517370B2 (ja) インテリジェント計測カ―ドの制御方法
JP3101825B2 (ja) マルチタスク・システムの障害診断装置
JPH0981405A (ja) コンピュータシステムのリトライ処理装置
JP4892406B2 (ja) 情報処理装置のトランザクション管理方法及び情報処理装置
JP2639927B2 (ja) データ処理システムにおける制御装置の試験方法
JPH0648453B2 (ja) 周辺装置初期化制御方式
JP2967741B2 (ja) Cpu互換性テスト装置
JP3060376U (ja) メモリ装置
JPH0217555A (ja) メモリ診断方式
JPH0375939A (ja) 情報処理システム
JPS62192824A (ja) 処理装置アクセス方式
JP2595702B2 (ja) 入出力制御方式
JPH05216718A (ja) デバッグ方法
JPS58186853A (ja) 初期診断方式
JPH06103250A (ja) マルチプロセッサシステムの初期設定方式
JPH05181781A (ja) 入出力制御装置
JPH01309155A (ja) メモリ制御装置
JPS6158049A (ja) エラ−検出方式
JPH02210515A (ja) システムのリセット方式
JPH086864A (ja) メモリ制御用アドレスバス診断方式
JPH09305431A (ja) デバッグ文取得方法
JPS6227421B2 (ja)
JPS5927355A (ja) 情報処理システム