JPH02103647A - インテリジェント計測カードの制御方法 - Google Patents

インテリジェント計測カードの制御方法

Info

Publication number
JPH02103647A
JPH02103647A JP63256842A JP25684288A JPH02103647A JP H02103647 A JPH02103647 A JP H02103647A JP 63256842 A JP63256842 A JP 63256842A JP 25684288 A JP25684288 A JP 25684288A JP H02103647 A JPH02103647 A JP H02103647A
Authority
JP
Japan
Prior art keywords
shared memory
host processor
command
delimiter mark
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63256842A
Other languages
English (en)
Other versions
JP2517370B2 (ja
Inventor
Kazuo Ito
伊東 和郎
Yoichi Matsudo
松戸 陽一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP63256842A priority Critical patent/JP2517370B2/ja
Publication of JPH02103647A publication Critical patent/JPH02103647A/ja
Application granted granted Critical
Publication of JP2517370B2 publication Critical patent/JP2517370B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、マルチプロセッサシステムで使用され、マイ
クロプロセッサを搭載したいわゆるインテリジェントな
計測カードの制御方法の改善に関する。
〈従来の技術〉 インテリジェント計測カードは、ホストプロセッサに接
続され、ホストプロセッサからの指令に応じて搭載され
たマイクロプロセッサが所定の試験プログラムを実行し
、試験対象物の各種の特性を検査することかできるよう
に構成されたものである。このようなインテリジェント
計測カードは、一般に第5図に示すようにバスBに複数
個接続され、各計測カードはホストプロセッサHPによ
り起動・制御される。
ホストプロセッサHPが発する各計測カードMCへの指
令は通常コマンドコードを与えることで行なわれ、各計
測カードのマイクロプロセッサは与えられたコマンドコ
ードに応じて動作するようになっている。また、終了状
態はステータスデータの形でホストプロセッサへ知らせ
るようになっている。
この場合、コマンドコードもステータスデータも、各計
測カードの共有メモリに置かれる。共有メモリは、計測
カードのマイクロプロセッサからアクセスすることがで
きることは勿論のこと、ホストプロセッサからもアクセ
スできるようになっている。共有メモリは、通常RAM
が使用され、共有RAMともいう。
〈発明が解決しようとする課題〉 このようなシステムにおいて、各計測カードが正常に動
作している場合は、ホストプロセッサと計測カード上の
マイクロプロセッサのハンドシェイクが正常に行なわれ
るため特に問題は生じないが、システムのどこかに異常
があってシステムが停止した場合には次のような問題が
発生する。
(1)計測システム内部の問題(例えば、動作条件設定
不良等)なのか、外部の要因(例えば、ノイズの到来あ
るいは予定の信号が入力されない等)なのかを識別し龍
い。
(2)計測システムの動作がどこまで進んでいたのかを
把握しづらい。
このような問題点の分析において、各計測カードの動作
状況が分かれば有効なことが多いが、従来のシステムで
は動作状況を知るための機能が一切設けられていない。
本発明の目的は、このような点に鑑みてなされたもので
、計測カード上の共有メモリ領域に計測カードの動作情
報を残し、異常があった場合などにその動作情報を読み
取ることにより、計測カードの動作状態、更にはシステ
ム全体の進行状況が分かる情報を得ることができるよう
にした計測カードの制御方法を提供することにある。
く課題を解決するための手段〉 このような目的を達成するための本発明は、搭載された
マイクロプロセッサがホストプロセッサからの指令に応
じて動作し、ホストプロセッサからもアクセス可能な共
有メモリを備え、バスを介してホストプロセッサと接続
される計測カードにおいて、 前記共有メモリはサイクリックバッファとし、電源投入
によるスタートまたは電源オン状態での再スタートの際
には、前記共有メモリ内に最新の情報位置を識別するた
めの区切りマークが存在するかどうかを調べ、存在しな
い場合は共有メモリの内容をすべてクリアすると共に先
頭アドレスに区切りマークを書き込み、 ホストプロセッサからのコマンド指令により共有メモリ
へ書き込む際には、区切りマークの位置の前半部にコマ
ンド情報を書き込み、続いてコマンドに応じた処理を行
い、その処理の後区切りマークの位置の後半部に処理結
果ステータスを書き込み、その後前記区切りマークの存
在したアドレスの次のアドレスに改めて区切りマークを
書き込むようにしたことを特徴とする。
〈作用〉 本発明は、スタート時にはサイクリックバッファを初期
化し、動作中においてはホストプロセッサからのコマン
ド指令に応じて、コマンドおよびステータス情報を対に
して区切りマークのあるアドレスに書き込むと共に、次
のアドレスには新たに区切りマークを書き込み、区切り
マークの位置により最新の書き込み情報が分かるように
している。
〈実施例〉 以下図面を参照して本発明の方法を詳細に説明する0本
発明では各計測カードの共有メモリにヒストリーバッフ
ァを用いるが、そのヒストリーバッファについてまず説
明する。ヒストリーバッファは第3図に示すような構造
である。すなわち、n回分のハンドシェイク情報を記憶
しておくことのできるサイクリックなメモリで、コマン
ド情報とステータス情報とが対となってオーバーライド
しつつ記憶される。また最新情報を記憶した次のアドレ
スには区切りマークが記憶される0区切りマークは、コ
マンド情報やステータス情報とは異なり、かつメモリが
バッテリバックアップされていない場合の電源投入直後
のメモリパターンに類似しないコードである。
さて、このようなヒストリーバッファを計測動作に先だ
って初期化する必要がある。第1図はヒストリーバッフ
ァの初期化の原理フローを示す図で、次のような手順に
より初期化が行なわれる。
すなわち、システムの電源投入によるスタート(コール
ドスタートと呼ばれる)あるいは電源供給状態での再ス
タート(ウオームスタートと呼ばれる)のいずれの場合
においても、ヒストリーバッファの初期化は次のような
手順で行なわれる。
(1)ヒストリーバッファ内に区切りマークが存在する
かどうかを検査し、存在した場合にはそのまま初期化処
理を終了とする。
(2)存在しない場合は、ヒストリーバッファをすべて
0にクリアし、続いてヒストリーバッファの先頭アドレ
スに区切りマークを書き込み、初期化処理を終了する。
このような初期化の後のヒストリーバッファへの書き込
みは、第2図に示すような手順により行なわれる。すな
わち、ホストプロセッサからのコマンド指令により、計
測カードのマイクロプロセッサは次の手順により書き込
み動作を開始する。
(1)ヒストリーバッファ内の区切りマークの存在を検
出する。
(2)区切りマークの存在するアドレスの前半部へコマ
ンド情報を書き込み、そのコマンドに応じた処理を実行
する。
(3)区切りマークの存在したアドレスの後半部へ処理
結果ステータスを書き込む。
(4)前記区切りマークの存在したアドレスの次のアド
レスに新たに区切りマークを書き込み、本処理を終了す
る。
なお、この場合、サイクリックバッファであるので、前
記区切りマークの存在したアドレスかバッファの最終ア
ドレスであった場合は、先頭アドレスに区切りマークを
書き込む。
このようにして書き込まれたヒストリーバッファの内容
は、計測カードのマイクロプロセッサの動作のいかんに
拘らずホストプロセッサから読み出すことができる。そ
してホストプロセッサでは、読み出した内容から計測カ
ードの状態を判断することができる。第4図はヒストリ
ーバッファの各種状態例を示すもので、第4図(a)の
場合は、最後にコマンドCMDmにより起動され、ステ
ータスS T S mの状態で計測カード内処理が終了
したことを示す。
また、第4図(b)の場合には、最後にCMDmのコマ
ンドにより起動されたが、なんらかの要因で計測カード
は処理を終了していない(外部からの終了要因が来ない
等の場合)ことを示している。
また、第4図(C)の場合は、メモリバックアップのな
い計測カードで、電源投入後−度も起動を受けていない
ことを示している。
このようにバッファの内容を見ることによって計測カー
ドの状態をよりきめ細かく把握することができる。
なお、ヒストリーバッファへ残す内容は各計測カードご
とに適宜定義することができ、例えば次のような内容に
することができる。
(1)コマンドの種類 (2)コマンドに付随するパラメータ (3)ステータスコード(正常終了と異常終了の区別が
できる) (4)エラー要因番号(コマンドエラー、パラメータエ
ラー、タイムアウト等) 〈発明の効果〉 以上詳細に説明したように、本発明によれば効果がある
(1)計測カード上の共有メモリにコマンドおよびステ
ータスの履歴、並びに区切りマークが残るので、計測カ
ード制御および計測カード動作を過去にさかのぼって知
ることができ、システム全体の動きをある程度細かく知
ることができる。
(2)コマンドとステータスに分けであるので、計測カ
ード動作の完了および未了が分かり、不具合要因の分析
手段となる。
(3)ヒストリーバッファはサイクリックに使用される
ため、少ないメモリサイズで多くの情報を残すことがで
きる。
【図面の簡単な説明】
第1図は本発明に係る計測カードの制御方法における初
期化の手順を示す原理フロー、第2図は本発明の方法に
おけるヒストリーバッファへの書き込みの動作の原理フ
ロー、第3図はヒストリーバッファの構造を説明する説
明図、第4図はヒストリーバッファの各種状態例を示す
図、第5図はインテリジェント計測カードを用いた計測
システムの構成図である。 HP・・・ホストプロセッサ、MC・・・計測カード。 第 1 図 ♂5

Claims (1)

  1. 【特許請求の範囲】 搭載されたマイクロプロセッサがホストプロセッサから
    の指令に応じて動作し、ホストプロセッサからもアクセ
    ス可能な共有メモリを備え、バスを介してホストプロセ
    ッサと接続される計測カードにおいて、 前記共有メモリはサイクリックバッフアとし、電源投入
    によるスタートまたは電源オン状態での再スタートの際
    には、前記共有メモリ内に最新の情報位置を識別するた
    めの区切りマークが存在するかどうかを調べ、存在しな
    い場合は共有メモリの内容をすべてクリアすると共に先
    頭アドレスに区切りマークを書き込み、 ホストプロセッサからのコマンド指令により共有メモリ
    へ書き込む際には、区切りマークの位置の前半部にコマ
    ンド情報を書き込み、続いてコマンドに応じた処理を行
    い、その処理の後区切りマークの位置の後半部に処理結
    果ステータスを書き込み、その後前記区切りマークの存
    在したアドレスの次のアドレスに改めて区切りマークを
    書き込むようにしたことを特徴とするインテリジェント
    計測カードの制御方法。
JP63256842A 1988-10-12 1988-10-12 インテリジェント計測カ―ドの制御方法 Expired - Lifetime JP2517370B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63256842A JP2517370B2 (ja) 1988-10-12 1988-10-12 インテリジェント計測カ―ドの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63256842A JP2517370B2 (ja) 1988-10-12 1988-10-12 インテリジェント計測カ―ドの制御方法

Publications (2)

Publication Number Publication Date
JPH02103647A true JPH02103647A (ja) 1990-04-16
JP2517370B2 JP2517370B2 (ja) 1996-07-24

Family

ID=17298174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63256842A Expired - Lifetime JP2517370B2 (ja) 1988-10-12 1988-10-12 インテリジェント計測カ―ドの制御方法

Country Status (1)

Country Link
JP (1) JP2517370B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06273199A (ja) * 1993-03-18 1994-09-30 Yokogawa Electric Corp 実験システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06273199A (ja) * 1993-03-18 1994-09-30 Yokogawa Electric Corp 実験システム

Also Published As

Publication number Publication date
JP2517370B2 (ja) 1996-07-24

Similar Documents

Publication Publication Date Title
DE4311441C2 (de) Verfahren zum Betreiben eines Mikroprozessors mit einem externen Anschluß
JP3481737B2 (ja) ダンプ採取装置およびダンプ採取方法
CN115756984A (zh) 内存测试方法、装置、设备及存储介质
JPH02103647A (ja) インテリジェント計測カードの制御方法
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
JP2870202B2 (ja) プロセッサ間相互監視方法及びその装置
JPH03137736A (ja) マイクロプロセッサ動作トレース方式
JPS60181947A (ja) メモリ診断方式
JPH0648453B2 (ja) 周辺装置初期化制御方式
JP3060376U (ja) メモリ装置
JP3190694B2 (ja) ローカルメモリの診断方式
JP2967741B2 (ja) Cpu互換性テスト装置
JPS62192824A (ja) 処理装置アクセス方式
JPH01309155A (ja) メモリ制御装置
CN116860525A (zh) Io数据的容灾方法、装置、计算机设备及存储介质
JP2000353109A (ja) エミュレータ及びエミュレーションシステム
JPS58186853A (ja) 初期診断方式
JPH04307637A (ja) 擬似チャネル装置
JPH02110744A (ja) 情報処理装置
JPH11259332A (ja) 計算機システム装置
JPH0480860A (ja) プログラムロード方式
JPH0319574B2 (ja)
JPS63170758A (ja) 主記憶初期書き込み処理方式
JPH03182948A (ja) 障害処理方法
JPS6278666A (ja) プロセツサ異常検出方式