JPH0480860A - プログラムロード方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プログラムロード方式に関し、特に情報処理
装置がマルチＣＰＵ構成からなるシステムにおいて、外
部記憶装置に直接アクセスできないＣＰＵへのプログラ
ムロード方式に関する。

〔従来の技術〕

従来、この種のプログラムロード方式は、外部記憶装置
にアクセスできるＣＰＵがロードしたいプログラムを外
部記憶装置から読みだして、ロード先のＣＰＵがアクセ
スできるメモリへそのプログラムを書き込むだけであっ
た。

〔発明が解決しようとする課題〕

上述した従来のプログラムロード方式では、プログラム
が正しくメモリへ書き込まれたかどうかのチエツク機能
が無いのでメモリの故障、ロード制御プログラムの不具
合によるプログラムロードミスを検出できない欠点があ
った。

〔課題を解法するための手段〕

本発明のプログラムロート方式は２つ以上のＣＰＵのう
ち、少なくとも１つのＣＰＵ−Ａが外部記憶手段に収納
されたプログラムデータにアクセスできない構成を有す
るプログラムロード方式において、前記外部記憶手段か
らプログラムデータを取り出す読み取り手段と、この読
み取り手段が読み出したプログラムデータに対し所定の
演算を実行する演算手段と、前記読み取り手段が読み出
したプログラムデータを転送先の前記ＣＰＵ−Ａがアク
セスできるメモリへ書き込むデータ転送手段と、このデ
ータ転送手段が前記メモリへ書き込んだプログラムデー
タに対し前記演算手段と同じ所定の演算を行うメモリデ
ータ演算手段と、前記演算手段の演算結果と前記メモリ
データ演算手段の演算結果とを比較する比較手段とを有
し、この比較結果を前記データ転送手段に報知している
。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１図の実施例は、データ転送手段１、演算手段２、読
み取り手段３、外部記憶手段４、比較手段５、メモリデ
ータ演算手段６、メモリ７、ＣＰＵ８から構成されてい
る。また、データ転送手段１は、演算手段２、メモリ７
、読み取り手段３と比較手段５に接続されている。演算
手段２は読み取り手段３と比較手段５とも接続されてい
る。外部記憶手段４は読み取り手段３と接続されている
。メモリ７は外部記憶手段４に直接アクセスできないＣ
ＰＵ５とも接続されている。メモリデータ演算手段６は
、比較手段５とメモリ７とに接続されている。

次に本実施例の動作について説明する。データ転送手段
１は、ＣＰＵ８か実行するプログラムを読み出すために
、プログラム名を受は渡しパラメータとして読み取り手
段３を起動する。読み取り手段３は、受は渡されたプロ
グラム名が外部記憶手段４に存在するがどうかを調べ、
存在するときは外部記憶手段４からプログラムデータを
読み出し、演算手段２にプログラムデータを渡す。演算
手段２は、受は渡されたプログラムデータの全てを１バ
イトずつ加算し、プログラムデータ自体はデータ転送手
段１に受は渡す。その際に算出した加算結果はサムデー
タとして演算手段２が保持する。一方、プログラムデー
タを渡されたデータ転送手段１は、受は取ったプログラ
ムデータをメモリ７へ全て書き込み、書き込み終了後に
比較手段５を起動する。起動された比較手段５はメモリ
データ演算手段６を起動して、メモリデータ演算手段６
が演算手段２と同じ演算で算出したメモリ７のサムデー
タをメモリデータ演算手段６から入手する。ここで比較
手段５は、演算手段２のサムデータとメモリデータ演算
手段６のサムデータとの比較を実行し、結果をデータ転
送手段ｌに渡す。

データ転送手段１は、比較手段５の結果により、プログ
ラムロードが正常に実行できたかを判定し、万一、異常
であった場合には、前述したプログラムロード処理を最
初から再度実行する。

〔発明の効果〕

以上説明したように本発明は、マルチＣＰＵて構成され
るシステムで、外部記憶を持たないｃＰＵのメモリへ、
外部記憶を有するＣＰＵ経由でプログラムロードする際
に、外部記憶がら読み出したプログラムデータとメモリ
ヘロードしたプログラムデータとの内容が等しいがどう
かをチエツクしているので、正しくプログラムをメモリ
上にロードできる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例のブロック図である。 １・・・データ転送手段、２・・・演算手段、３・・・
読み取り手段、４・・・外部記憶手段、５・・・比較手
段、６・・・メモリデータ演算手段、７・・・メモリ、
８・・・ＣＰＵ

Claims (1)

【特許請求の範囲】
1. 　２つ以上のＣＰＵのうち、少なくとも１つのＣＰＵ−
   Ａが外部記憶手段に収納されたプログラムデータにアク
   セスできない構成を有するプログラムロード方式におい
   て、前記外部記憶手段からプログラムデータを取り出す
   読み取り手段と、この読み取り手段が読み出したプログ
   ラムデータに対し所定の演算を実行する演算手段と、前
   記読み取り手段が読み出したプログラムデータを転送先
   の前記ＣＰＵ−Ａがアクセスできるメモリへ書き込むデ
   ータ転送手段と、このデータ転送手段が前記メモリへ書
   き込んだプログラムデータに対し前記演算手段と同じ所
   定の演算を行うメモリデータ演算手段と、前記演算手段
   の演算結果と前記メモリデータ演算手段の演算結果とを
   比較する比較手段とを有し、この比較結果を前記データ
   転送手段に報知することを特徴とするプログラムロード
   方式。