JPH02148340A - 制御記憶書込み制御方式 - Google Patents
制御記憶書込み制御方式Info
- Publication number
- JPH02148340A JPH02148340A JP63303171A JP30317188A JPH02148340A JP H02148340 A JPH02148340 A JP H02148340A JP 63303171 A JP63303171 A JP 63303171A JP 30317188 A JP30317188 A JP 30317188A JP H02148340 A JPH02148340 A JP H02148340A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microprogram
- control memory
- microprocessor
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
攻拵テ贋
本発明は制御記憶書込み制御方式に関し、特にマイクロ
プログラム制御方式の情報処理装置内に設けられた制御
記憶への書込み制御方式に関する。
プログラム制御方式の情報処理装置内に設けられた制御
記憶への書込み制御方式に関する。
良未挾韮
従来、この種の情報処理装置においては、マイクロプロ
グラムを格納しておくための制御記・填か設けられてい
るが、この制御記憶においてマイクロプログラムが格納
されていない空きエリアは、マイクロプログラムがアク
セスし、読出しや書込みが行われるマイクロブ四グラム
用の管理テーブルやデータ交換用の定数表などの格納エ
リアとして利用されることが多い。
グラムを格納しておくための制御記・填か設けられてい
るが、この制御記憶においてマイクロプログラムが格納
されていない空きエリアは、マイクロプログラムがアク
セスし、読出しや書込みが行われるマイクロブ四グラム
用の管理テーブルやデータ交換用の定数表などの格納エ
リアとして利用されることが多い。
この場合、マイクロプログラムはテーブル類の更新を行
う際に制御記憶への書込みを実行するが、マイクロプロ
グラムのバグなどによって不正なアドレスにデータが書
込まれてしまうと、テーブルの間違ったアドレスにデー
タが書込まれるだけでなく、場合によってはマイクロプ
ログラムが格納されているエリアを壊してしまうことも
ある。
う際に制御記憶への書込みを実行するが、マイクロプロ
グラムのバグなどによって不正なアドレスにデータが書
込まれてしまうと、テーブルの間違ったアドレスにデー
タが書込まれるだけでなく、場合によってはマイクロプ
ログラムが格納されているエリアを壊してしまうことも
ある。
マイクロプログラムの何らかの問題によって制御記憶に
格納されたマイクロプログラムが壊されてしまうような
場合には、マイクロプログラムの走行により壊れたマイ
クロ命令が実行されて処理に異常をきたし、情報処理装
置の動作が正常でなくなることによってマイクロプログ
ラムに何らがの問題があることが判明する。
格納されたマイクロプログラムが壊されてしまうような
場合には、マイクロプログラムの走行により壊れたマイ
クロ命令が実行されて処理に異常をきたし、情報処理装
置の動作が正常でなくなることによってマイクロプログ
ラムに何らがの問題があることが判明する。
このような従来の情報処理装置では、マイクロプログラ
ムのバグなどによって制御記憶に格納されたマイクロプ
ログラムが壊されてしまうと、マイクロプログラムの走
行により壊されたマイクロ命令が実行されて誤動作が生
ずるまでマイクロプログラムに何らかの問題があること
が判らながったので、具体的にどの番地のマイクロ命令
によってマイクロ命令が壊されたのかを捜し出すのが容
易ではないという欠点がある。
ムのバグなどによって制御記憶に格納されたマイクロプ
ログラムが壊されてしまうと、マイクロプログラムの走
行により壊されたマイクロ命令が実行されて誤動作が生
ずるまでマイクロプログラムに何らかの問題があること
が判らながったので、具体的にどの番地のマイクロ命令
によってマイクロ命令が壊されたのかを捜し出すのが容
易ではないという欠点がある。
また、マイクロ命令のアドレスをトレースするためのト
レーサがあったとしても、トレースされたアドレスを見
ただけではマイクロ命令が壊れている番地をみつけだす
ことができないという欠点がある。
レーサがあったとしても、トレースされたアドレスを見
ただけではマイクロ命令が壊れている番地をみつけだす
ことができないという欠点がある。
魚コ!とl煎
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、制御記憶に格納されたマイクロプログラ
ムを壊してしまうようなマイクロプログラムのバクを早
期に発見することができる制御記憶書込み制御方式の提
供を目的とする。
されたもので、制御記憶に格納されたマイクロプログラ
ムを壊してしまうようなマイクロプログラムのバクを早
期に発見することができる制御記憶書込み制御方式の提
供を目的とする。
ル匪座1基
本発明による制御記憶書込み制御方式は、マイクロプロ
グラムが格納された制御記憶に対してマイクロプロセッ
サによりデータの書込み読出しが行われる情報処理装置
の制御記憶書込み制御方式であって、前記制御記憶にお
いて前記マイクロプログラムが格納されている領域を示
す情報を保持する保持手段と、前記マイクロブ17セツ
サから前記制御記憶への書込みアドレスと前記保持手段
に保持された値とを比較する比較手段とを有し、前記比
較手段により前記書込みアドレスが前記領域内にあるこ
とが検出されたとき、この検出情報を前記マイクロプロ
セッサに通知するようにしたことを特徴とする。
グラムが格納された制御記憶に対してマイクロプロセッ
サによりデータの書込み読出しが行われる情報処理装置
の制御記憶書込み制御方式であって、前記制御記憶にお
いて前記マイクロプログラムが格納されている領域を示
す情報を保持する保持手段と、前記マイクロブ17セツ
サから前記制御記憶への書込みアドレスと前記保持手段
に保持された値とを比較する比較手段とを有し、前記比
較手段により前記書込みアドレスが前記領域内にあるこ
とが検出されたとき、この検出情報を前記マイクロプロ
セッサに通知するようにしたことを特徴とする。
尺譜週
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る0図において、マイクロプロセッサ1は制御記憶2に
対してマイクロ命令アドレスを出力し、該マイクロ命令
アドレスによって制御記憶2から読出されたマイクロ命
令が入力される。また、マイクロプロセッサ1から制御
記憶2に出力されたマイクロ命令アドレスはマイクロ命
令アドレス用レジスタ(以下アドレスレジスタとする)
4に保持される。
る0図において、マイクロプロセッサ1は制御記憶2に
対してマイクロ命令アドレスを出力し、該マイクロ命令
アドレスによって制御記憶2から読出されたマイクロ命
令が入力される。また、マイクロプロセッサ1から制御
記憶2に出力されたマイクロ命令アドレスはマイクロ命
令アドレス用レジスタ(以下アドレスレジスタとする)
4に保持される。
さらに、マイクロプロセッサ1にはデータバス100を
介して制御記憶書込みデータ用ラッチ(以下ラッチとす
る)3と、制御記憶2においてマイクロプログラムが格
納されているアドレスエリアを示ず数(以下アドレス領
域とする)が格納される定数レジスタ5とが接続されて
いる。
介して制御記憶書込みデータ用ラッチ(以下ラッチとす
る)3と、制御記憶2においてマイクロプログラムが格
納されているアドレスエリアを示ず数(以下アドレス領
域とする)が格納される定数レジスタ5とが接続されて
いる。
アドレスレジスタ4に保持されたマイクロ命令アドレス
と、定数レジスタ5に格納されたアドレス領域とは各々
比較器6に出力される。比較器6はマイクロプロセッサ
1が制御記憶2にデータを書込むときに有効となり、ア
ドレスレジスタ4および定数レジスタ5から送られてき
た内容を比較する。
と、定数レジスタ5に格納されたアドレス領域とは各々
比較器6に出力される。比較器6はマイクロプロセッサ
1が制御記憶2にデータを書込むときに有効となり、ア
ドレスレジスタ4および定数レジスタ5から送られてき
た内容を比較する。
比較器6においてアドレスレジスタ4から送られてきた
マイクロ命令アドレスが定数レジスタ5から送られてき
たアドレス領域内にあることが検出されるとエラー信号
が出力され、このエラー信号は図示せぬ診断プロセッサ
から診断モードが出力されていないときにのみ、アンド
回路7を介してマイクロプロセッサ1へ停止要求信号ま
たは割込み要求信号として出力される。
マイクロ命令アドレスが定数レジスタ5から送られてき
たアドレス領域内にあることが検出されるとエラー信号
が出力され、このエラー信号は図示せぬ診断プロセッサ
から診断モードが出力されていないときにのみ、アンド
回路7を介してマイクロプロセッサ1へ停止要求信号ま
たは割込み要求信号として出力される。
第2図は第1図の制御記+22のマツピングを示す図で
ある0図において、制御記憶2のアドレス0からアドレ
スN−1まではマイクロプログラムの格納エリアを示し
、アドレスNがらアドレスMまではテーブルや定数など
の格納エリアを示している。
ある0図において、制御記憶2のアドレス0からアドレ
スN−1まではマイクロプログラムの格納エリアを示し
、アドレスNがらアドレスMまではテーブルや定数など
の格納エリアを示している。
これら第1図および第2図を用いて本発明の−実施例の
動作について説明する。
動作について説明する。
まず、マイクロプロセッサ1はデータバス100を介し
て定数レジスタ5にアドレス領域として[N」を書込む
。
て定数レジスタ5にアドレス領域として[N」を書込む
。
この後にマイクロプロセッサ1が制御記憶2にデータを
書込む場合、マイクロプロセッサ1はそのデータをデー
タバス100上に出力するとともに、そのデータを制御
記憶2に書込むためのアドレス(以下書込みアドレスと
する)をアドレス信号として出力する。
書込む場合、マイクロプロセッサ1はそのデータをデー
タバス100上に出力するとともに、そのデータを制御
記憶2に書込むためのアドレス(以下書込みアドレスと
する)をアドレス信号として出力する。
ここで、マイクロプロセッサ1は通常動作時にマイクロ
命令アドレスをアドレス信号として出力するので、制御
記+P、2にデータを書込む場合には書込みアドレスを
出力し、その後にマイクロ命令アドレスを出力するとい
うように、アドレス信号を時分割で切換えている。
命令アドレスをアドレス信号として出力するので、制御
記+P、2にデータを書込む場合には書込みアドレスを
出力し、その後にマイクロ命令アドレスを出力するとい
うように、アドレス信号を時分割で切換えている。
また、マイクロプロセッサ1は制御記憶2にデータを書
込むときにイネーブル信号を有効とするので、データバ
ス100上に出力されたデータがラッチ3に保持される
とともに、制御記憶2の書込みアドレスによって指定さ
れる番地にラッチ3に保持された内容が書込まれる。
込むときにイネーブル信号を有効とするので、データバ
ス100上に出力されたデータがラッチ3に保持される
とともに、制御記憶2の書込みアドレスによって指定さ
れる番地にラッチ3に保持された内容が書込まれる。
上記のように制御記憶2にデータが書込まれるとき、マ
イクロプロセッサ1から出力された書込みアドレスはア
ドレスレジスタ4に保持される。
イクロプロセッサ1から出力された書込みアドレスはア
ドレスレジスタ4に保持される。
アドレスレジスタ4に保持された書込みアドレスは、マ
イクロプロセッサ1からのイネーブル信号により有効と
された比較器6において定数レジスタ5に保持されてい
るアドレス領域「N」と比較され、この書込みアドレス
がアドレス領域よりも小さいときには、すなわち書込み
アドレスがアドレス領域内にある場合には比較器6から
エラー信号が出力される。
イクロプロセッサ1からのイネーブル信号により有効と
された比較器6において定数レジスタ5に保持されてい
るアドレス領域「N」と比較され、この書込みアドレス
がアドレス領域よりも小さいときには、すなわち書込み
アドレスがアドレス領域内にある場合には比較器6から
エラー信号が出力される。
このとき、ゲート回路8を介して診断プロセッサからの
診断モードが入力されていなければ、エラー信号はアン
ド回路7を介してマイクロプロセッサ1に停止要求信号
または割込み要求信号として出力される。
診断モードが入力されていなければ、エラー信号はアン
ド回路7を介してマイクロプロセッサ1に停止要求信号
または割込み要求信号として出力される。
したがって、マイクロプロセッサ1が制御記憶2のマイ
クロプログラムの格納エリアを壊した場合には、マイク
ロプロセッサ1を停止させるが、あるいは割込み処理を
行わせるができ、診断モードによりマイクロプロセッサ
1が停止したときのアドレスを読出したり、エミュレー
タなどの使用によりマイクロプログラムのバグを早期に
検出することができる。
クロプログラムの格納エリアを壊した場合には、マイク
ロプロセッサ1を停止させるが、あるいは割込み処理を
行わせるができ、診断モードによりマイクロプロセッサ
1が停止したときのアドレスを読出したり、エミュレー
タなどの使用によりマイクロプログラムのバグを早期に
検出することができる。
尚、診断モードとは診断プロセッサなどの外部装置によ
り制御記1!2の内容を読出したり、制御記憶2の内容
を書換えたりすることを可能とするモードのことで、こ
の場合にはマイクロプログラムの格納エリアおよびテー
ブルや定数などの格納エリアの内容を外部装置から書換
えることができる。
り制御記1!2の内容を読出したり、制御記憶2の内容
を書換えたりすることを可能とするモードのことで、こ
の場合にはマイクロプログラムの格納エリアおよびテー
ブルや定数などの格納エリアの内容を外部装置から書換
えることができる。
このように、マイクロプロセッサ1から制御記憶2への
書込みアドレスが、制御記憶2におけるマイクロプログ
ラムの格納エリアを示すアドレス領域内にあることが比
較器6で検出されたとき、すなわちマイクロプログラム
のバグにより制御記憶2に格納されたマイクロプログラ
ムが壊されようとしたとき、あるいはマイクロプログラ
ムが壊されたときにマイクロプロセッサlに停止要求信
号または割込み要求信号を出力して通知するようにする
ことによって、このときの書込みアドレスなどを読出し
て制御記憶2に格納されたマイクロプログラムを壊して
しようようなマイクロプログラムのバグを早期に発見す
ることができる。
書込みアドレスが、制御記憶2におけるマイクロプログ
ラムの格納エリアを示すアドレス領域内にあることが比
較器6で検出されたとき、すなわちマイクロプログラム
のバグにより制御記憶2に格納されたマイクロプログラ
ムが壊されようとしたとき、あるいはマイクロプログラ
ムが壊されたときにマイクロプロセッサlに停止要求信
号または割込み要求信号を出力して通知するようにする
ことによって、このときの書込みアドレスなどを読出し
て制御記憶2に格納されたマイクロプログラムを壊して
しようようなマイクロプログラムのバグを早期に発見す
ることができる。
また、診断モードとすることによりマイクロプログラム
や管理デープルの内容を変更して、装置の評価を行うこ
とも可能である。
や管理デープルの内容を変更して、装置の評価を行うこ
とも可能である。
尚、本発明の一実施例ではマイクロプロセッサ1から制
御記憶2へのマイクロ命令アドレスをアドレスレジスタ
4に保持するようにしたか、アドレスレジスタ4に保持
することなく、直接比較器6に入力するようにしてもよ
く、これに限定されない。
御記憶2へのマイクロ命令アドレスをアドレスレジスタ
4に保持するようにしたか、アドレスレジスタ4に保持
することなく、直接比較器6に入力するようにしてもよ
く、これに限定されない。
光曹しと党釆
以上説明したように本発明による制御記憶書込み制御方
式によれば、制御記憶のマイクロプログラムが格納され
ている領域とマイクロプロセッサから制御記憶への書込
みアドレスとを比1狡し、該書込みアドレスが領域内に
あることが検出されたとき、この検出情報をマイクロプ
ロセッサに通知するようにすることによって、制御記憶
に格納されたマイクロプログラムか壊されてしまうよう
なマイクロプログラムのバクを早期に発見することがで
きるという効果かある。
式によれば、制御記憶のマイクロプログラムが格納され
ている領域とマイクロプロセッサから制御記憶への書込
みアドレスとを比1狡し、該書込みアドレスが領域内に
あることが検出されたとき、この検出情報をマイクロプ
ロセッサに通知するようにすることによって、制御記憶
に格納されたマイクロプログラムか壊されてしまうよう
なマイクロプログラムのバクを早期に発見することがで
きるという効果かある。
第1図は本発明の一実施例の構成を示ずブロック図、第
2図は第1図の制御記憶のマツピングを示す図である。 主要部分の符号の説明 1・・・・・・マイクロプロセッサ 2・・・・・・制御記憶 4・・・・・・マイクロ命令アドレス用レジスタ5・・
・・・・定数レジスタ 6・・・・・・比較器
2図は第1図の制御記憶のマツピングを示す図である。 主要部分の符号の説明 1・・・・・・マイクロプロセッサ 2・・・・・・制御記憶 4・・・・・・マイクロ命令アドレス用レジスタ5・・
・・・・定数レジスタ 6・・・・・・比較器
Claims (1)
- (1)マイクロプログラムが格納された制御記憶に対し
てマイクロプロセッサによりデータの書込み読出しが行
われる情報処理装置の制御記憶書込み制御方式であって
、前記制御記憶において前記マイクロプログラムが格納
されている領域を示す情報を保持する保持手段と、前記
マイクロプロセッサから前記制御記憶への書込みアドレ
スと前記保持手段に保持された値とを比較する比較手段
とを有し、前記比較手段により前記書込みアドレスが前
記領域内にあることが検出されたとき、この検出情報を
前記マイクロプロセッサに通知するようにしたことを特
徴とする制御記憶書込み制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63303171A JPH02148340A (ja) | 1988-11-30 | 1988-11-30 | 制御記憶書込み制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63303171A JPH02148340A (ja) | 1988-11-30 | 1988-11-30 | 制御記憶書込み制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02148340A true JPH02148340A (ja) | 1990-06-07 |
Family
ID=17917743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63303171A Pending JPH02148340A (ja) | 1988-11-30 | 1988-11-30 | 制御記憶書込み制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02148340A (ja) |
-
1988
- 1988-11-30 JP JP63303171A patent/JPH02148340A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890000100B1 (ko) | 제어 레지스터 처리방식 | |
JPH04237349A (ja) | キャッシュメモリシステムおよびキャッシュメモリコントローラ | |
JPS58197553A (ja) | プログラム監視装置 | |
JPH02148340A (ja) | 制御記憶書込み制御方式 | |
US4594710A (en) | Data processing system for preventing machine stoppage due to an error in a copy register | |
KR100238174B1 (ko) | 병렬 프로세서 시스템 | |
JPS5899841A (ja) | 部分実装された制御メモリのアドレス制御方式 | |
JPH0480860A (ja) | プログラムロード方式 | |
JPH02297235A (ja) | メモリデータ保護回路 | |
JP3590289B2 (ja) | イベント検出回路 | |
JPH0333939A (ja) | マイクロプロセッサ | |
JP2584466B2 (ja) | ディスクコントローラの自己診断方法 | |
JP2665173B2 (ja) | プロセッサトラップ回路 | |
JPS6325380B2 (ja) | ||
JPS60193046A (ja) | 命令例外検出方式 | |
JPH0341538A (ja) | 主記憶装置 | |
JPS58103040A (ja) | マイクロプログラム制御装置 | |
JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
JPS60112148A (ja) | メモリ装置 | |
JPS6286441A (ja) | デ−タトレ−ス方式 | |
JPH0782447B2 (ja) | Dmaデータ転送制御装置 | |
JPS60225941A (ja) | マイクロプログラム制御装置 | |
JPS58186853A (ja) | 初期診断方式 | |
JPH02297650A (ja) | 受信装置 | |
JPS6236578B2 (ja) |