JPS5899841A - 部分実装された制御メモリのアドレス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、データ処理装置のマイクロプログラム制御装
置における部分実装された制御メモリのアドレス制御方
式に関する。

従来、データ処理装置におけるマイクロノログラムの制
御において、ノ・−ドウエアの原価低減。

又は、システムの必然性からマイクロプログラムを格納
している制御メモリの記憶容量を最初に設計した容１量
よりも少ない記憶容量に設定して使用する場合、制御メ
モリに格納しであるマイクロノログラムを読み出す際に
、ノ・−ドウエアの故障。

又は、論理ミスにより実在しないアドレスが定義されて
も、その時点で誤りを検出することのできる機能を備え
ていなかった。そのために、誤ったアドレスが定義され
ても、あたかも制御メモリからマイクロノログラムが読
み出されたと同じように動作し、その後に、制御メモリ
から読み出された内容の正当性をチェックしているＥＣ
Ｃ（ＥｒｒｏｎＣｈｅｃｋ　ａｎｄ　Ｃｏｒｒｅｃｔｉ
ｏｎ）のシンドロームの内容により誤動作していること
を判別するという状況にあった。

したがって、このような方法では、誤動作が制御メモリ
の故障か、前記部分実装された制御メモリの実在しない
アドレスにアクセスしたためのものかの区別ができない
という欠点があった。

本発明の目的は、マイクロプログラムを格納している制
御メモリの記憶容量を最初に設計した容量よりも少ない
記憶容量に設定して使用する場合に、実在しないアドレ
スが定義されるも、誤動作−を阻止することのできるマ
イクロプログラム制御装置における部分実装された制御
メモリのアドレス制御方式を提供するにある。

本発明によれば、マイクロプログラムにより制御される
情報処理装置において、マイクロ命令をそれぞれ複数個
記憶する複数の実装単位から構成される制御メモリ手段
と、該制御メモリ手段をアクセスするアドレス手段と、
前記制御メモリ手段から読み出された前記マイクロ命令
をうけて制御信号を発生する解読手段と、前記制御メモ
リに実装されている前記単位数を示すために、前記解読
手段の出力から得られる制御信号をうけて該実装容量セ
ットする手段と、前記アドレス手段から前記制御メモリ
手段に対して前記実装単位以外のアクセスが与えられた
場合に、該アクセス出力と前記実装容量セット手段の出
力との比較によりアドレスの定義が誤りであることを検
出する手段とを備えたことを特徴とする部分実装された
制御メモ図面を参照して詳細に説明する。

第１図は２本発明による一実施例の構成をブロック図に
より示したものである。この例は、マイクロプログラム
を格納する制御メモリ１と、制御メモリ１から読み出さ
れた動作指示部及び分岐アドレス部を有するマイクロ命
令を保持するマイクロ命令レノスタ２と、マイクロ命令
レノスタ２から読み出されたマイクロ命令をデコードす
るマイクロ命令デコーダ３と、制御メモリ１に対するア
ドレスを保持する制御メモリアドレスレノスタ４と、特
定のマイクロ命令がマイクロ命令デコーダ３から出力さ
れた時にセットされる制御メモリ容量設定レノスタ５と
、制御メモリアドレスレノスタ４の出力と制御メモリ容
量設定レジスタ５の出力とを比較するアドレス誤定義検
出回路６とから構成されている。なお、この図には制御
メモリ１からアドレス誤定義検出回路６までの全ての機
能ｉし、これ等を制御するための制御線は省略されてい
る。

上記のごとく構成さ−れた装置の動作を説明すると、ま
ず、制御メモリ１は、マイクロプログラムを格納してい
る記憶容量を最初に設計した容量よシも少ない記憶容量
に設定して使用されるものとする。そして、少なく設定
した記憶容量よシも多いアドレスが制御メモリ１に対し
て定義された時。

その状態を検出するために、制御メモリ容量設定レジス
タ５に特定の制御メモリ１の記憶容量の値をセットする
ことのできるよう、特定のマイクロ命令を制御メモリ１
の少ないアドレスのエリアに格納しておく。制御メモリ
１から読み出されたマイクロ命令はマイクロ命令レノス
タ２に格納される。次に、マイクロ命令レノスタ２から
読み出された命令がマイクロ命令デコーダ３に格納され
。

その命令が上記特定のマイクロ命令であれば、マイクロ
命令デコーダ３の出力により制御メモリ容量設定レジス
タ５がセットされる。

いま、制御メモリ１に実在しないアドレスが制御メモリ
アドレスレジスタ４で定義されると、制御メモリアドレ
スレジスタ４の出力と上記のごとくセットされた制御メ
モリ容量設定レジスタ５の出力とが、アドレス誤定義検
出回路６で比較され。

その結果、アドレス誤定義検出回路６の出力がＩＩ　１
３＋となる。マイクロ命令デコーダ３のイネーブル信号
は、アドレス誤定義検出回路６の出力の制御により得ら
れるようになっており、アドレス誤定義検出回路６の出
力が°′１″′になると、マイクロ命令デコーダ３の出
力が無効となる。更に。

この状態をオペレータ介入させるために、エラーフラグ
をセットすることも可能である。従って。

ハードウェアの故障、又はオペレーションミス等により
制御メモリ１に対するアドレスが誤って定義されても、
マイクロプログラム制御装置の誤動作を阻止することが
できる。

なお、上記の実施例においては、マイクロ命令により特
定の制御メモリの記憶容量の値を制御メモリ容量設定レ
ジスタに設定する方式をとっているが、ジャンツヤ−、
スイッチ等により制御メモリの特定の記憶容量の値を設
定することも可能である。

以上の説明によシ明らかなように、従来のマイクロプロ
グラム制御装置の制御回路に制御メモリに対するアドレ
スのチェ、アク回路を付加することによって２部分実装
した制御メモリの実在しないアドレスを定義されても、
それによる誤動作を阻止できるという効果がある。

【図面の簡単な説明】

第１図は本発明による実施例の構成を示すブロック図で
ある。この図において、ｌは制御メモリ。 ２はマイクロ命令レジスータ、３はマイクロ命令デコー
ダ、４は制御メモリアドレスレジスタ、５は制御メモリ
容量設定レノスタ、６はアドレス誤定義検出回路である
。

Claims (1)

【特許請求の範囲】
1. ■、　マイクロプログラムによ多制御される情報処理装
   置において、マイクロ命令をそれぞれ複数個記憶する複
   数の実装単位から構成される制御メモリ手段と、該制御
   メモリ手段をアクセスするアドレス手段と、前記制御メ
   モリ手段から読み出された前記マイクロ命令をうけて制
   御信号を発生する解読手段と、前記制御メモリに実装さ
   れている前記単位数を示すために、前記解読手段の出力
   から得られる制御信号をうけて該実装容量をセットする
   手段と、前記アドレス手段から前記制御メモリ手段に対
   して前記実装単位以外のアクセスが与えられた場合に、
   該アクセス出力と前記実装容量セット手段の出力との比
   較によりアドレスの定義が誤シであることを検出する手
   段とを備えたことを特徴とする部分実装された制御メモ
   リのアドレス制御方式。