JPH0644145A - メモリエラー回避システム - Google Patents
メモリエラー回避システムInfo
- Publication number
- JPH0644145A JPH0644145A JP4198877A JP19887792A JPH0644145A JP H0644145 A JPH0644145 A JP H0644145A JP 4198877 A JP4198877 A JP 4198877A JP 19887792 A JP19887792 A JP 19887792A JP H0644145 A JPH0644145 A JP H0644145A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error
- cpu
- fault
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】メモリのハード的な故障が発生した場合にも、
信頼性を低下させずに、それ以降の処理や演算を行うこ
とが可能なメモリーエラー回避方式を提供する。 【構成】メモリに格納されたデータに誤りが発生したと
きにその誤りをCPUに知らせる手段1と、データ誤り
の発生時にメモリの故障判断を行う手段2と、メモリの
故障が判断されたときに故障領域を使用禁止とする手段
3とを設けた。 【効果】メモリエラーが発生したときに、その原因がノ
イズ等の外乱によるものか、メモリのハード的な故障に
よるものかを判断することができ、メモリの故障が原因
である場合には、その故障箇所を避けてメモリを使用す
ることにより、メモリーエラーを回避しながらシステム
の機能を維持することができる
信頼性を低下させずに、それ以降の処理や演算を行うこ
とが可能なメモリーエラー回避方式を提供する。 【構成】メモリに格納されたデータに誤りが発生したと
きにその誤りをCPUに知らせる手段1と、データ誤り
の発生時にメモリの故障判断を行う手段2と、メモリの
故障が判断されたときに故障領域を使用禁止とする手段
3とを設けた。 【効果】メモリエラーが発生したときに、その原因がノ
イズ等の外乱によるものか、メモリのハード的な故障に
よるものかを判断することができ、メモリの故障が原因
である場合には、その故障箇所を避けてメモリを使用す
ることにより、メモリーエラーを回避しながらシステム
の機能を維持することができる
Description
【0001】
【産業上の利用分野】本発明は、プログラムにより演算
及び制御を行うCPUと、そのCPUを作動させるプロ
グラム及びデータを格納するメモリを備えるシステムに
おいて、メモリエラーを回避するための方式に関するも
のである。
及び制御を行うCPUと、そのCPUを作動させるプロ
グラム及びデータを格納するメモリを備えるシステムに
おいて、メモリエラーを回避するための方式に関するも
のである。
【0002】
【従来の技術】従来、マイクロコンピュータを用いたシ
ステムにおいては、CPUを作動させるプログラム及び
データをDRAM(ダイナミックRAM)等のメモリに
格納している。そのメモリ内のデータに誤りが発生した
ときには、パリティチェック等の誤り検出手段を用いて
誤り検出を行っている。そして、メモリ内のデータに誤
りが検出されたときには、NMI(Non Maska
ble Interrupt)と呼ばれる無条件割り込
みを用いて、誤り検出をCPUにリアルタイムに知らせ
ている。このNMIが発生すると、CPUはエラーの履
歴をメモリに残しておくものである。
ステムにおいては、CPUを作動させるプログラム及び
データをDRAM(ダイナミックRAM)等のメモリに
格納している。そのメモリ内のデータに誤りが発生した
ときには、パリティチェック等の誤り検出手段を用いて
誤り検出を行っている。そして、メモリ内のデータに誤
りが検出されたときには、NMI(Non Maska
ble Interrupt)と呼ばれる無条件割り込
みを用いて、誤り検出をCPUにリアルタイムに知らせ
ている。このNMIが発生すると、CPUはエラーの履
歴をメモリに残しておくものである。
【0003】
【発明が解決しようとする課題】メモリのパリティエラ
ーが発生した場合、その原因として2種類のものが考え
られる。一つは、ノイズ等の外乱によるものであり、も
う一つは、メモリのハード的な故障によるものである。
上述の従来の技術によれば、メモリのパリティエラーが
発生したことは検出できるものの、その原因がメモリの
ハード的な故障であるとすれば、エラーを検出した以降
の処理や演算等による結果の信頼性が低くなってしまう
という問題がある。
ーが発生した場合、その原因として2種類のものが考え
られる。一つは、ノイズ等の外乱によるものであり、も
う一つは、メモリのハード的な故障によるものである。
上述の従来の技術によれば、メモリのパリティエラーが
発生したことは検出できるものの、その原因がメモリの
ハード的な故障であるとすれば、エラーを検出した以降
の処理や演算等による結果の信頼性が低くなってしまう
という問題がある。
【0004】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、メモリのハード
的な故障が発生した場合にも、信頼性を低下させること
なく、それ以降の処理や演算を行うことが可能なメモリ
ーエラー回避システムを提供することにある。
ものであり、その目的とするところは、メモリのハード
的な故障が発生した場合にも、信頼性を低下させること
なく、それ以降の処理や演算を行うことが可能なメモリ
ーエラー回避システムを提供することにある。
【0005】
【課題を解決するための手段】本発明のメモリエラー回
避システムにあっては、上記の課題を解決するために、
プログラムにより演算及び制御を行うCPUと、前記C
PUを作動させるプログラム及びデータを格納するメモ
リを備えるシステムにおいて、図1に示すように、前記
メモリに格納されたデータに誤りが発生したときにその
誤りをCPUに知らせる手段1と、前記誤りの発生時に
メモリの故障判断を行う手段2と、メモリの故障が判断
されたときに故障領域を使用禁止とする手段3とを備え
ることを特徴とするものである。
避システムにあっては、上記の課題を解決するために、
プログラムにより演算及び制御を行うCPUと、前記C
PUを作動させるプログラム及びデータを格納するメモ
リを備えるシステムにおいて、図1に示すように、前記
メモリに格納されたデータに誤りが発生したときにその
誤りをCPUに知らせる手段1と、前記誤りの発生時に
メモリの故障判断を行う手段2と、メモリの故障が判断
されたときに故障領域を使用禁止とする手段3とを備え
ることを特徴とするものである。
【0006】
【作用】本発明では、メモリに格納されたデータに誤り
が発生したときには、メモリの故障診断を行うようにし
たので、メモリエラーの原因がノイズ等の外乱によるも
のであるか、それとも、メモリのハード的な故障による
ものであるかを判断することができる。そして、メモリ
の故障が判断されたときには、故障領域を使用禁止とす
ることにより、メモリの正常な領域のみを使用してプロ
グラム及びデータを格納することができ、これによりメ
モリエラーを回避しながら、システムの機能を正常に維
持することができるものである。
が発生したときには、メモリの故障診断を行うようにし
たので、メモリエラーの原因がノイズ等の外乱によるも
のであるか、それとも、メモリのハード的な故障による
ものであるかを判断することができる。そして、メモリ
の故障が判断されたときには、故障領域を使用禁止とす
ることにより、メモリの正常な領域のみを使用してプロ
グラム及びデータを格納することができ、これによりメ
モリエラーを回避しながら、システムの機能を正常に維
持することができるものである。
【0007】
【実施例】図1は本発明の一実施例の動作を示すフロー
チャートである。本実施例ではメモリとしてDRAM
(ダイナミックRAM)を用いている。メモリに格納さ
れたデータにパリティエラーが発生すると、CPUに対
してNMIが発生し、その割り込み処理によりエラー履
歴が保存される。エラー履歴は、バックアップ電池によ
り瞬時停電から保護されているSRAM(スタティック
RAM)の領域に残しておく。そのエラー履歴の中に
は、エラーの発生日時や発生回数を記憶させると共に、
NMI発生時のレジスタ情報を残しておく。エラー履歴
を保存した後に、システムリセットを行う。システムリ
セット後は、自動的にシステム起動を行い、エラー履歴
が残っているかどうかを確認する。ここで、エラー履歴
が残っていなければ、通常のシステム起動を行い、履歴
が残っていれば、システム起動前にメモリエラーが発生
したと判断する。
チャートである。本実施例ではメモリとしてDRAM
(ダイナミックRAM)を用いている。メモリに格納さ
れたデータにパリティエラーが発生すると、CPUに対
してNMIが発生し、その割り込み処理によりエラー履
歴が保存される。エラー履歴は、バックアップ電池によ
り瞬時停電から保護されているSRAM(スタティック
RAM)の領域に残しておく。そのエラー履歴の中に
は、エラーの発生日時や発生回数を記憶させると共に、
NMI発生時のレジスタ情報を残しておく。エラー履歴
を保存した後に、システムリセットを行う。システムリ
セット後は、自動的にシステム起動を行い、エラー履歴
が残っているかどうかを確認する。ここで、エラー履歴
が残っていなければ、通常のシステム起動を行い、履歴
が残っていれば、システム起動前にメモリエラーが発生
したと判断する。
【0008】ここで、NMI発生後のエラー履歴の一例
を図2に示す。このエラー履歴により、DRAMのパリ
ティエラーがどのアドレスで発生したかが分かる。そこ
で、システム起動前にメモリエラーが発生したと判断し
た場合には、エラー履歴を参照してエラー発生箇所のア
ドレスを計算し、エラー発生箇所のアドレスを含むメモ
リ領域のメモリチェックを行う。ここでは、16進数
で”55”(2進数では”01010101”)のデー
タを1バイトずつ書き込んだ後、読み出すという処理を
行う。また、16進数で”AA”(2進数では”101
01010”)のデータを1バイトずつ書き込んだ後、
読み出すという処理を更に行っても良い。このメモリチ
ェックにより、メモリ異常が判定されなかった場合、シ
ステム起動前のメモリエラーの原因は、ノイズ等の外乱
によるものと判断し、通常の処理に戻る。メモリチェッ
クにより、メモリ異常が判定された場合、システム起動
前のメモリエラーの原因は、メモリのハード的な故障に
よるものであると判断し、システムはエラー発生箇所の
アドレスを含むメモリの領域であるセグメントを不良ペ
ージとして使用しないで、その後のタスクのロード及び
データ処理等を行う。つまり、エラー発生箇所を含む領
域を避けるように、タスクを必要に応じてリロケートし
ながらロードし、また、データ処理の際には、エラー発
生箇所を含む領域に対する書き込みや読み出しを行わな
いように、変数領域やスタック領域を割り当てるもので
ある。これにより、マイクロコンピュータを用いたシス
テムにおいて、メモリのハード的な故障が発生した場合
にも、信頼性を低下させることなく、以降の処理や演算
を行うことが可能となる。
を図2に示す。このエラー履歴により、DRAMのパリ
ティエラーがどのアドレスで発生したかが分かる。そこ
で、システム起動前にメモリエラーが発生したと判断し
た場合には、エラー履歴を参照してエラー発生箇所のア
ドレスを計算し、エラー発生箇所のアドレスを含むメモ
リ領域のメモリチェックを行う。ここでは、16進数
で”55”(2進数では”01010101”)のデー
タを1バイトずつ書き込んだ後、読み出すという処理を
行う。また、16進数で”AA”(2進数では”101
01010”)のデータを1バイトずつ書き込んだ後、
読み出すという処理を更に行っても良い。このメモリチ
ェックにより、メモリ異常が判定されなかった場合、シ
ステム起動前のメモリエラーの原因は、ノイズ等の外乱
によるものと判断し、通常の処理に戻る。メモリチェッ
クにより、メモリ異常が判定された場合、システム起動
前のメモリエラーの原因は、メモリのハード的な故障に
よるものであると判断し、システムはエラー発生箇所の
アドレスを含むメモリの領域であるセグメントを不良ペ
ージとして使用しないで、その後のタスクのロード及び
データ処理等を行う。つまり、エラー発生箇所を含む領
域を避けるように、タスクを必要に応じてリロケートし
ながらロードし、また、データ処理の際には、エラー発
生箇所を含む領域に対する書き込みや読み出しを行わな
いように、変数領域やスタック領域を割り当てるもので
ある。これにより、マイクロコンピュータを用いたシス
テムにおいて、メモリのハード的な故障が発生した場合
にも、信頼性を低下させることなく、以降の処理や演算
を行うことが可能となる。
【0009】
【発明の効果】本発明によれば、メモリエラーが発生し
たときに、その原因がノイズ等の外乱によるものか、メ
モリのハード的な故障によるものかを判断することがで
き、メモリの故障が原因である場合には、その故障箇所
を避けてメモリを使用することにより、メモリーエラー
を回避しながらシステムの機能を維持することができる
という効果がある。
たときに、その原因がノイズ等の外乱によるものか、メ
モリのハード的な故障によるものかを判断することがで
き、メモリの故障が原因である場合には、その故障箇所
を避けてメモリを使用することにより、メモリーエラー
を回避しながらシステムの機能を維持することができる
という効果がある。
【図1】本発明の内容を説明するためのフローチャート
である。
である。
【図2】本発明におけるエラー履歴の一例を示す説明図
である。
である。
1 データ誤り検出手段 2 メモリ故障判断手段 3 メモリ使用禁止手段
Claims (1)
- 【請求項1】 プログラムにより演算及び制御を行う
CPUと、前記CPUを作動させるプログラム及びデー
タを格納するメモリと、前記メモリに格納されたデータ
に誤りが発生したときにその誤りをCPUに知らせる手
段と、前記誤りの発生時にメモリの故障判断を行う手段
と、メモリの故障が判断されたときに故障領域を使用禁
止とする手段とを備えることを特徴とするメモリーエラ
ー回避システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4198877A JPH0644145A (ja) | 1992-07-24 | 1992-07-24 | メモリエラー回避システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4198877A JPH0644145A (ja) | 1992-07-24 | 1992-07-24 | メモリエラー回避システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0644145A true JPH0644145A (ja) | 1994-02-18 |
Family
ID=16398413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4198877A Pending JPH0644145A (ja) | 1992-07-24 | 1992-07-24 | メモリエラー回避システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0644145A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010017589A (ja) * | 2009-10-28 | 2010-01-28 | Daiichi Shokai Co Ltd | 遊技機 |
JP2013055593A (ja) * | 2011-09-06 | 2013-03-21 | Denso Corp | 通信装置 |
-
1992
- 1992-07-24 JP JP4198877A patent/JPH0644145A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010017589A (ja) * | 2009-10-28 | 2010-01-28 | Daiichi Shokai Co Ltd | 遊技機 |
JP2013055593A (ja) * | 2011-09-06 | 2013-03-21 | Denso Corp | 通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04338849A (ja) | 記憶エラー訂正方法及び過剰エラー状態を報告する方法 | |
US5257269A (en) | Error controller for use in debugging microprocessor | |
JPH02156357A (ja) | プログラム破壊防止方法 | |
JPH0644145A (ja) | メモリエラー回避システム | |
JP2544536B2 (ja) | メモリ内のデ―タ有無判定方法 | |
JPS61279940A (ja) | 計算機の異常検出装置 | |
JPS5899841A (ja) | 部分実装された制御メモリのアドレス制御方式 | |
JPS6111802Y2 (ja) | ||
JPH0944416A (ja) | コンピュータによるデータ処理システムの停電時のデータ保護方法と停電時のデータ保護機能を備えたデータ処理システム | |
JPH10187202A (ja) | マイクロプロセッサ制御装置 | |
JPS6155748A (ja) | 電子計算機システム | |
JPS60110047A (ja) | エラ−訂正方式 | |
JPH0230060B2 (ja) | ||
JPS59231798A (ja) | デ−タ処理装置 | |
JPH07244613A (ja) | 二重化メモリ制御方法 | |
JPH04365145A (ja) | メモリ障害処理方法 | |
JPS6132701B2 (ja) | ||
JPH07152659A (ja) | コンピュータの記憶データ保護装置 | |
JPH0395634A (ja) | 計算機システム再起動制御方式 | |
JPH05204770A (ja) | メモリエラーリカバリ方法 | |
JPH05297901A (ja) | プロセス制御装置 | |
JPH0529934B2 (ja) | ||
JPH0580692B2 (ja) | ||
JPH01166145A (ja) | Cpu監視装置 | |
JPH0481953A (ja) | メモリ装置 |