JPH04365145A - メモリ障害処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ障害処理方法に
関し、特に、データ処理装置のメモリ障害に関して、障
害回復，障害箇所の指摘およびログ情報採取方法を改善
して、速やかにメモリ障害を回復するメモリ障害処理方
法に関するものである。

【０００２】

【従来の技術】従来、データ処理システムでは内部メモ
リとして複数のメモリを用いた構成となっている場合が
多く、データ処理システム内のメモリアクセスにおいて
、メモリ障害が発生した場合には、障害発生時にアクセ
スしたメモリアドレスを即時に保持して、障害発生時の
ログアウト情報を採取し、また、当該メモリアドレスを
障害箇所指摘の保守情報として採取するように構成され
ている。

【０００３】また、特に、データ処理装置の内部メモリ
は、データ処理装置の処理の高速化をはかるため、個別
に制御されている場合が多く、データ処理装置の内部メ
モリにおいて、メモリ書き込み時に、メモリアクセスア
ドレス自体に障害が発生した場合には、メモリ書き込み
動作の起動前に、データ処理装置を凍結（停止）させる
ことが不可能な場合が多い。このため、データ処理装置
が凍結した時点ではすでにメモリの不当な箇所を更新し
てしまっている場合がある。したがって、このような場
合には、システムにとって重要なデータを破壊したと判
定して、データ処理システムの全体障害として、オペレ
ーティングシステムに報告し、これに対応した障害処理
を行う。なお、この種のメモリ障害の処理方法に関連す
る文献としては、例えば、特開平２−１４４６３２号公
報が挙げられる。

【０００５】

【発明が解決しようとする課題】ところで、上述したよ
うな従来の技術におけるメモリ障害の処理では、メモリ
読み出し時の障害は、障害が発生した障害アドレスを瞬
時にハードウェアにて保持させる必要があり、このよう
な障害処理のためのハードウェアは、その制御論理が複
雑となり、ハードウェアの物量が多くなるという問題が
ある。

【０００６】また、メモリ書き込み時のアドレス障害お
よび制御系の障害は、システムの重要情報が破壊されて
いる可能性があることから、システム重大障害として扱
い、障害処理を行わなければならないという問題がある
。

【０００７】本発明は、このような問題点を解決するた
めになされたものであり、本発明の目的は、データ処理
装置のメモリ障害に関して、障害回復，障害箇所の指摘
およびログ情報の採取方法を改善して、速やかにメモリ
障害を回復するメモリ障害処理方法を提供することにあ
る。

【０００８】

【課題を解決するための手段】上記目的を達成するため
、本発明のメモリ障害処理方法は、複数のメモリを有す
るマイクロプログラム制御のデータ処理装置と、前記デ
ータ処理装置に障害が発生した場合に障害処理を行うサ
ービスプロセッサと、前記データ処理装置のシステム情
報を格納するシステム情報領域およびデータ処理情報領
域とを区分した第１のメモリと、前記システム情報領域
と同一内容の情報を持つ第２のメモリとを有するデータ
処理システムにおけるメモリ障害処理方法であって、デ
ータ処理中に、データ処理装置がメモリ書き込み制御で
障害が発生したことを検出すると、障害発生をサービス
プロセッサに一旦報告した後、マイクロプログラム制御
により、第２のメモリに格納されているシステム情報を
第１のメモリのシステム情報領域に格納することを特徴
とする。

【０００９】

【作用】本発明のメモリ障害処理方法を行うデータ処理
システムには、複数のメモリを有するマイクロプログラ
ム制御のデータ処理装置と、前記データ処理装置に障害
が発生した場合に障害処理を行うサービスプロセッサと
、前記データ処理装置のシステム情報を格納するシステ
ム情報領域およびデータ処理情報領域とを区分した第１
のメモリと、前記システム情報領域と同一内容の情報を
持つ第２のメモリとが備えられている。このようなデー
タ処理システムにおいて、データ処理中に、データ処理
装置がメモリ書き込み制御で障害が発生したことを検出
すると、データ処理装置はこの障害発生をサービスプロ
セッサに報告し、次に、マイクロプログラム制御により
、第２のメモリに格納されているシステム情報を第１の
メモリのシステム情報領域に格納する。これにより、デ
ータ処理システムは、障害発生前と同様な状態となり、
システム障害が回避される。

【００１０】メモリ障害を検出した際にも、サービスプ
ロセッサに報告するだけで、メモリ障害検出データの読
み出しを行い、その後、ゼロパターンを格納して再試行
を行うことによりシステム状態を回復することが可能と
なる。この場合にも、マイクロプログラム制御により障
害アドレスの採取が可能であるので、特に、データ処理
装置内のメモリにおける障害処理のためのハードウェア
を設ける必要はなく、ハードウェアの物量を大幅に低減
することができる。

【００１１】

【実施例】以下、本発明の一実施例を図面を参照して具
体的に説明する。図１は本発明の一実施例にかかるデー
タ処理システムの全体の構成を示す図である。データ処
理システムは、データ処理装置１０，主記憶装置２０，
およびサービスプロセッサ（ＳＶＰ）２５から構成され
ている。データ処理装置１０には、内部メモリユニット
（ＬＳＵ）１１，内部メモリユニット１１のメモリアド
レスをポイントするアドレスレジスタ（ＬＳＰＴＲ）１
２，演算器（ＡＬＵ）１３が設けられており、それぞれ
アドレス線１９およびデータ線１４，１６，１７によっ
て結線されている。

【００１２】主記憶装置２０内には、オペレーティング
システムおよびユーザプログラムなどがローディングさ
れ使用するソフトウェア領域（ＳＦＡ）２１と、ハード
ウェアが固有に使用するハードウェアシステム領域（Ｈ
ＳＡ）２２とが設けられており、また、ハードウェアシ
ステム領域２２内には、内部メモリワーク領域（ＨＬＳ
）２３が設けられている。データ処理装置１０から主記
憶装置２０に対するデータの読み出し，書き込みは、デ
ータ線１５およびデータ線１８によって行われる。

【００１３】サービスプロセッサ２５には、障害処理プ
ログラム２６が設けられている。障害処理プログラム２
６は、データ処理装置に障害が発生した際のログ情報の
採取，障害解析，リスタート処理の各々の処理を手順化
したものである。障害処理プログラム２６は、スキャン
パス２４を用いて、ログ情報を採取し、ファイル装置２
７内のログエリア２８へ格納する。

【００１４】図２は、データ処理装置における障害処理
の論理構成および周辺回路を説明するためのブロック回
路図であり、図３はデータ処理システムのメモリ構成の
一例を説明する図である。図２および図３を参照して説
明する。図２において、３０はメンテナンスコントロー
ルレジスタ（ＭＣＷ）であり、電源投入時には“０”に
初期設定されている。メンテナンスコントロールレジス
タ３０は、セレクタ３７およびアントゲート３８を制御
しており、通常“０”であることから、セレクタ３７に
おいては内部メモリ（ＬＳ）３１の内容をデータ線３３
→セレクタ３７→データ線１７を通して、演算器（ＡＬ
Ｕ）１３へ送るデータパスと、アンドゲート３８を介し
て信号線３６の内容を信号線４１に送る信号パスを有効
にしている。

【００１５】内部メモリ３１よりデータが読み出された
場合、読み出されたデータは、データ線３３→セレクタ
３７→データ線１７のデータパスを通して演算器１３に
送られ、また、同時に信号線３４にチェックデータが送
られる。チェッカ３２では、信号線３４のチェックデー
タをもとにデータ線３３のデータの正常性をチェックし
、正常ならば信号線３５，３６に“０”を送出し、また
、異常ならば信号線３５，３６にエラー信号“１”を送
出するような設定となる。例えば、エラー信号が設定さ
れた場合、アンドゲート３８，信号線４１，オアゲート
４３を通過して、信号線４４までエラー信号が送られる
。このエラー信号により、データ処理装置１０のクロッ
クを停止し、更に、障害が発生したことをＳＶＰ割り込
み信号２９によりサービスプロセッサ２５に報告する。

【００１６】ＳＶＰ割り込み信号２９により割り込みを
受けたサービスプロセッサ２５は、障害処理プログラム
２６を起動する。障害処理プログラム２６は予じめ設定
されてる障害処理手順を実行し、データ処理装置１０内
のマイクロプログラムマシンチェックハンドラ（ＭＣＫ
Ｈ）を起動する。

【００１７】次に、マイクロプログラムマシンチェック
ハンドラ（ＭＣＫＨ）により、障害発生アドレス（ＦＳ
Ａ）を採取する方法について述べる。マイクロプログラ
ムマシンチェックハンドラでは、まず、メンテナンスコ
ントロールレジスタ（ＭＣＷ）３０に対して“１”をス
キャンインする。これにより、セレクタ３７は、信号線
３５の信号をデータ線１７を通して、演算器１３へ送出
する。また、アンドゲート３８からの常に“０”の信号
が出力されるように制御される。このため、チェッカ３
２から信号線３６にエラー信号“１”が送出されていて
も、アンドゲート３８の出力は常にエラー無し状態の“
０”となっており、クロックを停止させないようにする
。次に、内部メモリユニット１１に対するアドレスレジ
スタ（ＬＳＰＴＲ）１２に、内部メモリ３１の最若番の
アドレス“０００”をスキャンインした後、内部メモリ
３１に対してデータ読み出し指示を行い、チェッカ３２
の出力を演算器１３にセットする。演算器１３では、デ
ータ線１７からの入力データ、すなわちチェッカ３２の
出力をデータ線１４に送る指示を行い、演算器１３から
出力される出力データの内容をテストする。テスト方法
は、データ線１４の内容が“０”ならば、アドレスレジ
スタ（ＬＳＰＴＲ）１２で示す内部メモリ３１のアドレ
スに障害が発生してないことが判かり、データ線１４の
内容が“０”以外ならば、アドレスレジスタ（ＬＳＰＴ
Ｒ）１２で示す内部メモリ３１のアドレスに障害が発生
していることが判定される。このようにして、順次に、
アドレスレジスタ（ＬＳＰＴＲ）１２の内容に１を加算
し、内部メモリ３１の全アドレスについて順次に障害発
生のテストを行って、障害発生アドレス（ＦＳＡ）の採
取を行う。

【００１８】また、内部メモリ３１の構成は、図３に示
すように、汎用レジスタ，浮動小数点レジスタなどのデ
ータ領域であるソフトウェア資源領域５１，システム構
成情報などのシステム情報を格納するシステム情報領域
５２，ワークメモリとしてのマイクロプログラム一時作
業領域５３に区分されて構成されている。ここでのシス
テム情報領域５２に格納されるシステム情報は、電源投
入時に作成されて、このシステム情報領域５２に格納さ
れると共に、ハードウェアシステム領域（ＨＳＡ）にお
ける内部メモリワーク領域（ＨＬＳ）２３内のシステム
構成情報保持領域５４に格納される。

【００１９】前述したようなアドレスレジスタ（ＬＳＰ
ＴＲ）１２の制御によるテストにより採取した障害アド
レス（ＦＳＡ）を基に、ソフトウェア資源領域５１，シ
ステム情報領域５２，およびマイクロプログラム一時作
業領域５３の３領域のどの領域で障害が発生したかを判
定し、メンテナンスコントロールレジスタ（ＭＣＷ）３
０を電源投入時の“０”に再びスキャンインした後、次
のような処理を行うことにより、メモリ障害の障害状態
を解除することができる。

【００２０】すなわち、障害アドレス（ＦＳＡ）がソフ
トウェア資源領域５１ならば、障害アドレス（ＦＳＡ）
の示す内部メモリ３１のアドレスの全ワードに、ゼロパ
ターンで有効化し、ソフトウェアに対してはマシンチェ
ック割り込みを行い、ソフトウェア資源が保証できない
割り込みコードによる報告ソフトウェアのブレークポイ
ントからの再開により、リカバリを行う。

【００２１】障害アドレス（ＦＳＡ）がシステム情報領
域５２の場合は、内部メモリワーク領域（ＨＬＳ）２３
内のシステム構成情報保持領域５４の全データをシステ
ム情報領域５２に全面複写し、命令を再試行することに
より、データ処理装置１０の処理はリカバリされる。

【００２２】また、障害アドレス（ＦＳＡ）がマイクロ
プログラム一時的作業領域５３の場合は、このマイクロ
プログラム一時的作業領域５３の全ワードをゼロパター
ンで有効化し、命令を再試行することにより、データ処
理装置１０の処理をリカバリすることができる。

【００２３】次に、アドレス系（制御系）の障害処理に
ついて説明する。演算器１３の演算結果を内部メモリ３
１にデータ線１４およびデータ線１６を通して書き込み
を行う場合、内部メモリ３１内のアドレスをアドレスレ
ジスタ（ＬＳＰＴＲ）１２で指定する。アドレスレジス
タ（ＬＳＰＴＲ）１２の内容は、アドレス線１９を通し
て内部メモリ３１に送られ、この時、同時にアドレス線
１９のチェック情報が信号線３９を通してチェッカ４０
へ送られる。チェッカ４０では、信号線３９のチェック
データをもとにアドレス線１９の内容の正常性をチェッ
クし、正常ならば、信号線４２に“０”を送出し、異常
ならば、信号線４２にエラー信号“１”を送出するよう
に設定される。信号線４２にエラー信号“１”がセット
された場合には、オアゲート４３を通過して信号線４４
までエラー信号が送られ、このエラー信号により、デー
タ処理装置１０のクロックを停止し、また、障害が発生
したことをＳＶＰ割り込み信号２９でサービスプロセッ
サ２５に報告する。

【００２４】ＳＶＰ割り込み信号２９での割り込みを受
けたサービスプロセッサ２５は、障害処理プログラム２
６を起動し、予じめ設定された障害処理手順の処理を実
行し、データ処理装置１０内のマイクロプログラムマシ
ンチェックハンドラ（ＭＣＫＨ）を起動する。

【００２５】マイクロプログラムマシンチェックハンド
ラ（ＭＣＫＨ）は、内部メモリ３１のアドレス系の障害
と認識すると、内部メモリ３１のどのアドレスが不当に
更新されたか不明のため、ソフトウェア資源領域５１に
対しては、全ワードにゼロパターンで有効化し、システ
ム情報領域５２に対しては、内部メモリワーク領域（Ｈ
ＬＳ）２３内のシステム構成情報保持領域５４の全デー
タをシステム情報領域５２に全面複写する。また、マイ
クロプログラム一時的作業領域５３に対しては、当該マ
イクロプログラム一時的作業領域５３の全ワードをゼロ
パターンで有効化することにより、ソフトウェアに対し
てマシンチェック割り込みを行い、ソフトウェア資源が
保証できない割り込みコードによる報告ソフトウェアの
ブレークポイントからの再開により、リカバリを行う。

【００２６】このように、本実施例のデータ処理システ
ムでは、マイクロプログラム制御されるデータ処理装置
内のメモリ領域をシステム情報領域、データ処理情報領
域（ソフトウェア資源領域，マイクロプログラム一時作
業領域）に区分し、システムにとって重要なデータであ
るシステム情報領域と同一内容の情報を、第２のメモリ
の内部メモリワーク領域内のシステム構成情報保持領域
に格納しておき、この第２のメモリによりシステム情報
を回復することにより、データ処理システムのシステム
障害を未然に防ぐことができる。

【００２７】以上、本発明を実施例に基づき具体的に説
明したが、本発明は前記実施例に限定されるものではな
く、その要旨が逸脱しない範囲で数々変更可能であるこ
とは言うまでもない。

【００２８】

【発明の効果】以上、説明したように、本発明のメモリ
障害処理方法によれば、少量のハードウェア論理を追加
することにより、マイクロプログラムにて障害アドレス
（ＦＳＡ）を採取可能となる。また、障害アドレス（Ｆ
ＳＡ）をハードウェアにて保持する必要がなくなり、こ
のための複雑なハードウェア論理は不要となり、障害処
理のための論理を大幅に低減可能となる。また、メモリ
の書き込みアドレスに障害が発生し不当なアドレスを変
更した場合でも、データ処理システム全体に影響を与え
ると考えるメモリ領域を回復することにより、システム
障害を未然に防ぐことが可能となる。

【図面の簡単な説明】

【図１】図１は本発明の一実施例にかかるデータ処理シ
ステムの全体の構成を示す図、

【図２】図２はデータ処理装置における障害処理の論理
構成および周辺回路を説明するためのブロック回路図、

【図３】図３はデータ処理システムのメモリ構成の一例
を説明する図である。

【符号の説明】

１０…データ処理装置、１１…内部メモリユニット、１
２…アドレスレジスタ、１３…演算器、１４〜１８…デ
ータ線、２０…主記憶装置、２１…ソフトウェア領域、
２２…ハードウェアシステム領域、２３…内部メモリワ
ーク領域、２４…スキャンパス、２５…サービスプロセ
ッサ、２６…障害処理プログラム、２７…ファイル装置
、２８…ログエリア、２９…信号線、３０…メンテナン
スコントロールレジスタ、３１…内部メモリ、３２…チ
ェッカ、３３…データ線、３４〜３６…信号線、３７…
セレクタ、３８…アンドゲート、３９…信号線、４０…
チェッカ、４１〜４２…信号線、４３…オアゲート、４
４…信号線、５１…ソフトウェア資源領域、５２…シス
テム構成情報、５３…マイクロプログラム一時作業領域
、５４…システム構成情報保持領域。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　マイクロプログラム制御を行うデータ
   処理装置と、前記データ処理装置に障害が発生した場合
   に障害処理を行うサービスプロセッサと、前記データ処
   理装置のシステム情報を格納するシステム情報領域およ
   びデータ処理情報領域とを区分した第１のメモリと、前
   記システム情報領域と同一内容の情報を持つ第２のメモ
   リとを有するデータ処理システムにおけるメモリ障害処
   理方法であって、データ処理中に、データ処理装置がメ
   モリ書き込み制御で障害が発生したことを検出すると、
   障害発生をサービスプロセッサに一旦報告した後、マイ
   クロプログラム制御により、第２のメモリに格納されて
   いるシステム情報を第１のメモリのシステム情報領域に
   格納することを特徴とするメモリ障害処理方法。