JPH07295807A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】 【目的】制御記憶装置の固定障害を、制御記憶装置内に
格納されているマイクロプログラムの一部あるいは全部
を書き換える手段と代替えアドレス設定手段とを設ける
ことにより障害回復後の性能低下を生じさせることなく
回復する。 【構成】現制御記憶アドレスレジスタと、前制御記憶ア
ドレスレジスタと、代替えアドレス設定、マイクロプロ
グラムの書き換え動作を行う障害処理装置と、制御記憶
装置に格納されているマイクロプログラムの写しを保持
する記憶装置とで構成される。 【効果】本発明によれば、比較的少量のハードウェアの
追加で、制御記憶装置の障害検出時の障害回復を容易に
行え、かつ、障害回復処理後の性能低下のないマイクロ
プログラム制御装置を提供できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプログラム制御
装置に関し、特に制御記憶装置に発生した固定障害の回
復処理方式に関する。

【０００２】

【従来の技術】制御記憶装置に発生した固定障害回復に
関連する従来技術は、特開昭６２−１１８４４３号公
報、特開平４−１４２６３０号公報などにおいて開示さ
れている。

【０００３】特開昭６２−１１８４４３号公報に記載さ
れている第１の方法は、固定障害が発生したアドレスに
固定障害に影響されないビットパターンで代替え領域内
のアドレスへの分岐命令として扱われるような救済パタ
ーンを生成し書き込み、前記代替え領域内のアドレスに
は前記固定障害が発生したアドレスに記憶されるべき内
容を格納することによりその後前記固定障害が発生した
アドレスが指示された場合には救済パターンが読み出さ
れ、前記代替えアドレスへ分岐し正常処理が実行される
というものである。

【０００４】また、特開平４−１４２６３０号公報に記
載されている第２の方法は、障害アドレスレジスタと代
替えアドレスレジスタを設け、あるアドレスで固定障害
が発生すると前記固定障害が発生したアドレスを障害ア
ドレスレジスタへ格納し、前記固定障害が発生したアド
レスに記憶されるべきマイクロプログラムを代替えアド
レスへ格納し、前記代替えアドレスを代替えアドレスレ
ジスタに格納する。その後、障害アドレスレジスタと一
致するアドレスから読み出しが行われようとすると、代
替えアドレスレジスタに格納されるアドレスへの読み出
しに置換され、対応するマイクロプログラムが読み出さ
れることにより正常処理が実行されるというものであ
る。

【０００５】

【発明が解決しようとする課題】前記第１の方法は固定
障害が発生した記憶領域に救済パターンを生成するた
め、固定障害の発生したビットパターンによっては救済
パターンを生成できず障害回復処理が行えない場合があ
る。また、前記第２の方式では固定障害が発生した記憶
領域は使用されないためどのようなビットパターンで固
定障害が発生しても障害回復処理が可能である。しかし
複数の障害に対応するためには複数対のレジスタが必要
となる。さらにマイクロプログラム読み出しのたびに読
み出しアドレスと障害アドレスレジスタの内容とを比較
する必要があるため性能低下を防ぐためにはこの比較を
ハードウェアで実現する必要があり、その為に要するハ
ードウェア量は相当なものになる。

【０００６】本発明の目的は、どのようなビットパター
ンで固定障害が発生しても障害回復可能で、かつ障害回
復処理後の性能低下を僅少で回避するマイクロプログラ
ム制御装置を少量のハードウェアで提供することにあ
る。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明のマイクロプログラム制御装置は、マイクロ
プログラムを格納する制御記憶装置と、前記制御記憶装
置から読み出したマイクロプログラムの障害を検出する
障害検出装置と、前記障害検出装置により検出された障
害の回復処理を行う障害処理装置と、前記障害処理装置
に接続され前記制御記憶装置に格納されたマイクロプロ
グラムの写しを持つ記憶装置を具備するマイクロプログ
ラム制御装置において、前記障害検出装置により障害が
検出されたマイクロプログラムが格納されている前記制
御記憶装置の制御記憶アドレスを保持する第１の手段
と、前記障害検出装置により障害が検出されたマイクロ
プログラムの直前に読みだされたマイクロプログラムが
格納されている前記制御記憶装置の制御記憶アドレスを
保持する第２の手段と、前記第１の手段により保持され
た制御記憶アドレスの代替えアドレスを指示する第３の
手段と、前記第３の手段により指示された代替えアドレ
スへ前記第１の手段により保持されたアドレスに格納さ
れているマイクロプログラムを前記記憶装置より読みだ
し格納する第４の手段と、前記第２の手段により保持さ
れたアドレスの前記制御記憶内のマイクロプログラムを
書き換える第５の手段を具備する構成としたものであ
る。

【０００８】

【作用】本発明によれば、障害が検出された制御記憶ア
ドレスに格納されているマイクロプログラムを前記マイ
クロプログラムの写しが格納されている記憶装置より代
替えアドレスへ転写し、前記障害が検出された制御記憶
アドレスの直前に実行された制御記憶アドレスに格納さ
れているマイクロプログラムを、次実行命令制御記憶ア
ドレスが前記代替えアドレスとなるよう書き換えること
により障害の回復を行うことが可能となる。

【０００９】

【実施例】以下、本発明のマイクロプログラム制御装置
の一実施例を図を用いて詳細に説明する。

【００１０】図１は、本発明のマイクロプログラム制御
装置の一実施例の構成を示す機能ブロック図である。同
図中、１１０はマイクロプログラムを格納する制御記憶
装置（ＣＳ）、１０１はＣＳ１１０より読み出されたマ
イクロプログラムの障害検出を行う障害検出装置、１０
２はマイクロプログラムをデコードするデコーダ、１２
０は接続された他の装置の制御および管理、データ転
送、データの加工を行う手段を具備し障害回復処理を行
う障害処理装置、１０３は障害処理装置１２０に接続さ
れ、ＣＳ１１０に格納されるマイクロプログラムの写し
を持つ読み書き可能な記憶装置、１０５はＣＳ１１０に
おけるどのエントリ（制御記憶エントリ）に対して読み
書きを行うかを指定する制御記憶アドレス選択装置（Ｃ
ＳＡＳ）、１０４は現在実行するマイクロプログラムが
格納されている制御記憶エントリのアドレスを指示する
現制御記憶アドレスレジスタ（ＣＣＳＡＲ）、１２１は
現在ＣＣＳＡＲ１０４に格納されているアドレスの直前
に格納されていたアドレスを保持する前制御記憶アドレ
スレジスタ（ＢＣＳＡＲ）である。

【００１１】１１１，１１２，１１３は制御記憶エント
リで、１１２は障害検出装置１０１により障害が検出さ
れたマイクロプログラムが格納されていた障害発生制御
記憶エントリ（ＥＣＳＥ）、１１３は障害処理装置１２
０により選択された代替え制御記憶エントリ（ＳＣＳ
Ｅ）、１１１は障害検出装置１０１により障害が検出さ
れたマイクロプログラムの直前に障害検出装置１０１に
より検査されたマイクロプログラムが格納されていた制
御記憶エントリ（ＢＣＳＥ）で、障害検出時前記ＢＣＳ
Ｅ１０１のアドレスはＢＣＳＡＲ１２１に格納されてい
る内容と一致する。また、それぞれの制御記憶エントリ
に格納されているマイクロプログラムには次に実行すべ
きマイクロプログラムが格納されている制御記憶エント
リアドレスを指示する次実行制御記憶エントリアドレス
フィールド１１４（ＮＣＳＡ）が含まれている。

【００１２】障害検出装置１０１はＥＣＳＥ１１２より
読み出したマイクロプログラムに障害が検出されると障
害処理装置１２０に障害検出報告を行う。一般に障害検
出報告を受けた障害処理装置１２０は障害が検出された
マイクロプログラムの実行を抑止し再度ＥＣＳＥ１１２
よりマイクロプログラムを読み出し再実行を試みる。こ
こで間欠障害ならば再実行可能となるが、固定障害なら
ば再び障害検出装置１０１により障害が検出され再実行
不可となる。本発明によれば以下に示す手段により固定
障害時でも再実行可能とし、再実行後の性能低下が発生
しない。

【００１３】ＣＣＳＡＲ１０４により指示されたＥＣＳ
Ｅ１１２に格納されているマイクロプログラムが読み出
された時、障害検出装置１０１は読み出されたマイクロ
プログラムに対し障害の検査を行い結果を障害処理装置
１２０へ報告する。障害処理装置１２０は読み出された
マイクロプログラムに障害があればそのマイクロプログ
ラムの実行を抑止する。次に障害処理装置１２０はＳＣ
ＳＥ１１３を指示しＣＣＳＡＲ１０４に示されるＥＣＳ
Ｅ１１２に格納されていたマイクロプログラムの写しを
記憶装置１０３より転送し格納する。さらにＢＣＳＡＲ
１２１に示されるＢＣＳＥ１１１を指示しこのエントリ
に含まれるＮＣＳＡをＳＣＳＥ１１３を指すアドレスへ
書き換え、ＳＣＳＥのアドレスをＣＣＳＡＲ１０４へ設
定する。

【００１４】次にＣＣＳＡＲ１０４とＢＣＳＡＲ１２０
の設定方法を示す。

【００１５】ＣＣＳＡＲ１０４により指示されたＢＣＳ
Ｅ１１１に格納されているマイクロプログラムが読み出
される。障害検出装置１０１は前記マイクロプログラム
に対し障害の検査を行い結果を障害処理装置１２０へ報
告する。障害処理装置１２０は前記マイクロプログラム
に障害がなければＣＣＳＡＲ１０４に格納されているア
ドレスをＢＣＳＡＲ１２１へ転送し前記マイクロプログ
ラムの実行を許可する。実行を許可されたマイクロプロ
グラムはデコーダ１０２によりデコードされ実行され
る。ここでデコードされたＮＣＳＡ１１４は次実行制御
記憶アドレスとしてＣＣＳＡＲ１０４へ格納される。こ
の動作によりＣＣＳＡＲ１０４には現在実行されるマイ
クロプログラムが格納されている制御記憶エントリのア
ドレスが保持され、ＢＣＳＡＲ１２０には現在ＣＣＳＡ
Ｒ１０４に格納されているアドレスの直前に格納されて
いたアドレスが保持される。

【００１６】以上の手段により再実行後、障害となった
ＥＣＳＥ１１２の代わりにＳＣＳＥ１１３が使用され再
び障害となることはない。

【００１７】前記実施例において、マイクロプログラム
内に次に実行すべきマイクロプログラムが格納されてい
る制御記憶エントリアドレスを指示するＮＣＳＡが含ま
れているとしたが、ＮＣＳＡをマイクロプログラム内に
含まない場合、すなわちマイクロプログラムが読み出さ
れるたびに制御記憶アドレスがインクリメントされ逐次
読み出しされ実行する場合においても以下に述べる方法
により障害回復可能である。この場合の実施例を図２を
用いて説明する。

【００１８】図２中、２００は制御記憶装置（ＣＳ）で
図１中に示したＣＳ１１０と同じものである。２０１、
２０２、２０３、２０４、２０５は前記ＣＳ２００に含
まれるマイクロプログラムが格納されている制御記憶エ
ントリで、２０２は障害が検出されたマイクロプログラ
ムが格納されていた障害発生制御記憶エントリ（ＥＣＳ
Ｅ）、２０３と２０４と２０５は代替え制御記憶エント
リ（ＳＣＳＥａ，ＳＣＳＥｂ，ＳＣＳＥｃ）で、２０１
はＥＣＳＥ２０２の直前に実行されたマイクロプログラ
ムが格納されていた制御記憶エントリ（ＢＣＳＥ）であ
る。いまＥＣＳＥ２０２で障害が発生するとＥＣＳＥ２
０２に格納されていたマイクロプログラムの写しをＳＣ
ＳＥｂ２０４へ転送する。さらにＢＣＳＥ２０１に格納
されているマイクロプログラムをＳＣＳＥａ２０３へ転
送する。次にＢＣＳＥ２０１に格納されているマイクロ
プログラムをＳＣＳＥａのアドレスを分岐アドレスとす
る分岐命令に書き換え、ＳＣＳＥｃ２０５にはＳＣＳＥ
２０２に格納されていたマイクロプログラムの次に実行
されるアドレスを分岐アドレスとする分岐命令に書き換
えることにより障害回復処理が実現できる。ただし、本
実施例の場合、障害処理後の性能は２分岐命令分だけ低
下する。

【００１９】さらに、上記障害処理により書き換えたＣ
Ｓ１１０のマイクロプログラムを記憶装置１０３に転送
し新たなマイクロプログラムの写しとする、あるいは、
記憶装置１０３に格納されているマイクロプログラムの
写しに対し前記実施例で行ったＣＳ１１０への書き換え
と同一内容な書き換えを行うことにより、前記ＳＣＳＥ
に格納されるマイクロプログラムに障害が検出されても
前記実施例で記した手段により回復可能となる。

【００２０】

【発明の効果】本発明によれば、比較的少量のハードウ
ェアの追加で、制御記憶装置の障害検出時の障害回復を
容易に行え、かつ障害回復処理後の性能低下のないある
いは僅少のマイクロプログラム制御装置を提供できる。

【図面の簡単な説明】

【図１】第１図は本発明の一実施例のブロック図。

【図２】制御記憶装置の制御記憶エントリを示す図であ
る。

【符号の説明】

１０１…障害検出装置、 １０２…デコーダ、 １０３…記憶装置、 １０４…現制御記憶アドレスレジスタ、 １０５…制御記憶アドレス選択装置、 １１０…制御記憶装置、 １２０…障害処理装置、 １２１…前制御記憶アドレスレジスタ。

フロントページの続き (72)発明者 小林 孝 神奈川県秦野市堀山下１番地 日立コンピ ュータエンジニアリング株式会社内 (72)発明者 杉岡 雅行 神奈川県秦野市堀山下１番地 日立コンピ ュータエンジニアリング株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】マイクロプログラムを格納する制御記憶装
   置と、前記制御記憶装置から読み出したマイクロプログ
   ラムの障害を検出する障害検出装置と、前記障害検出装
   置により検出された障害の回復処理を行う障害処理装置
   と、前記障害処理装置に接続され前記制御記憶装置に格
   納されたマイクロプログラムの写しを持つ記憶装置とを
   具備するマイクロプログラム制御装置において、 前記障害検出装置により障害が検出されたマイクロプロ
   グラムが格納されている前記制御記憶装置の制御記憶ア
   ドレスを保持する第１の手段と、 前記障害検出装置により障害が検出されたマイクロプロ
   グラムの前に読みだされたマイクロプログラムが格納さ
   れている前記制御記憶装置の制御記憶アドレスを保持す
   る第２の手段と、前記第１の手段により保持された制御
   記憶アドレスの代替えアドレスを指示する第３の手段
   と、前記第３の手段により指示された代替えアドレスへ
   前記第１の手段により保持されたアドレスに格納されて
   いるマイクロプログラムを前記記憶装置より読みだし格
   納する第４の手段と、前記第２の手段により保持された
   アドレスの前記制御記憶内のマイクロプログラムの一部
   あるいはすべてを書き換える第５の手段、を具備する構
   成としたことを特徴とするマイクロプログラム制御装
   置。
2. 【請求項２】前記第５の手段により書き換えた前記制御
   記憶内のマイクロプログラムを、前記障害処理装置に接
   続された前記記憶装置へ転送する手段を具備する構成と
   したことを特徴とする請求項１記載のマイクロプログラ
   ム制御装置。
3. 【請求項３】前記第５の手段により前記制御記憶内のマ
   イクロプログラムを書き換える同様な内容で前記障害処
   理装置に接続された前記記憶装置に格納されたマイクロ
   プログラムの写しを書き換える手段を具備する構成とし
   たことを特徴とする請求項１記載のマイクロプログラム
   制御装置。