JPH08123734A - データ格納領域のデータの破壊発生チェック方法及びプログラムの暴走チェック方法、並びにデータ格納領域のデータの破壊発生原因探究方法及びプログラムの暴走原因探究方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、情報格納領域のデータの破壊発生
のチェック等を行う情報格納領域のデータの破壊発生チ
ェック方法等を提供することを目的とする。 【構成】 システムのデータ格納領域のデータの破壊発
生チェック方法において、データ格納チェックプログラ
ムと、格納に先立って、データ格納領域に格納されるデ
ータのためのアドレスが書き込まれるアドレスフェッチ
用レジスタとを設け、データ格納プログラムがデータを
データ格納領域内のデータ格納位置に書き込んだとき、
データ格納チェックプログラムによりデータ格納先アド
レスレジスタのアドレスとアドレスフェッチ用レジスタ
のアドレスとを比較して一致しないとき割り込み要求を
送出することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、格納領域のデータ破
壊、若しくはプログラム暴走の発生をアドレスのチェッ
ク乃至データのチェックを用いて行うデータ格納領域の
データの破壊発生チェック方法及びプログラムの暴走チ
ェック方法、並びにデータ格納領域のデータの破壊発生
原因探究方法及びプログラムの暴走原因探究方法に関す
る。

【０００２】情報を取り扱うシステムの中枢部には、コ
ンピュータが用いられるようになって来ている。このこ
とは、通信技術や、データ転送技術においても同じであ
る。そして、コンピュータを用いるシステムの高信頼性
化やノンストップ運用への要求も高まっている。例え
ば、データ通信や、データ転送中にデータの破壊が生ず
ると、システムダウンとなるから、その原因探究を短時
間で為してシステムを早急に復旧させる要求がある。

【０００３】

【従来の技術】従来のメモリ領域に格納された情報の破
壊をチェックする方法としては、これといった決定的な
方法がない。又、その方法を用いても、情報の破壊は判
るが、その発生箇所を明確に特定することができず、Ｉ
ＥＣ等のエミュレータを接続し、調査を行うのが、一般
的であった。特に、１０回に１回しか発生しないような
間歇障害などでは、その調査に時間が長く掛かってい
た。

【０００４】

【発明が解決しようとする課題】従って、データ通信
や、データ転送時にメモリの情報破壊が生ずると、従来
の方法でその発生原因を特定するのに発生箇所や条件を
絞り込めず、障害調査に時間が掛かっていた。

【０００５】本発明は、斯かる技術的課題に鑑みて創作
されたもので、情報格納領域のデータの破壊発生のチェ
ック、プログラムの暴走チェックを行い、又それら発生
箇所の解析、原因究明を迅速に為し得るデータ格納領域
のデータの破壊発生チェック方法、プログラムの暴走チ
ェック方法、データ格納領域のデータの破壊発生原因探
究方法、及びプログラムの暴走原因探究方法を提供する
ことをその目的とする。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
データ格納プログラムをＣＰＵにより実行することによ
ってデータをデータ格納領域に格納する都度、該格納し
たデータのアドレスが書き込まれているデータ格納先レ
ジスタを有するシステムのデータ格納領域のデータの破
壊発生チェック方法において、データ格納チェックプロ
グラムと、前記格納に先立って、前記データ格納プログ
ラムによって前記データ格納領域に格納されるデータの
ためのアドレスが書き込まれるアドレスフェッチ用レジ
スタとを設け、前記データ格納プログラムがデータを前
記データ格納領域内のデータ格納位置に書き込んだと
き、前記データ格納チェックプログラムによりデータ格
納先アドレスレジスタのアドレスと前記アドレスフェッ
チ用レジスタのアドレスとを比較して一致しないとき割
り込み要求を送出することを特徴とする。

【０００７】請求項２記載の発明は、請求項１記載のデ
ータ格納領域のデータの破壊発生チェック方法におい
て、前記データ格納領域に格納されるデータを固定デー
タとし、固定データを格納する格納データ値レジスタを
設け、データ格納プログラムが固定データを前記データ
格納領域内のデータ格納位置に書き込んだとき、前記デ
ータ格納チェックプログラムによるデータ格納先アドレ
スレジスタのアドレスと前記アドレスフェッチ用レジス
タのアドレスとの比較、及びデータ格納プログラムから
通知された固定データと格納データ値レジスタの固定デ
ータとの比較に一致が生じないとき割り込み要求を送出
することを特徴とする。

【０００８】請求項３記載の発明は、プログラム格納領
域に格納されたプログラムの各命令を読み出すプログラ
ムリードアドレスレジスタを有し、該プログラムリード
アドレスレジスタは、ＣＰＵによる読み出し命令の実行
により、１つの命令が読み出される都度、アドレス更新
回路によって次に読み出すべき命令のアドレスへ更新さ
れるシステムのプログラムの暴走チェック方法におい
て、プログラムリードアドレスフェッチ用レジスタを設
けると共に、前記プログラムリードアドレスレジスタの
アドレスの実行に先立って、前記プログラム内の次に実
行される命令のアドレスを算定して前記プログラムリー
ドアドレスフェッチ用レジスタに書き込むように構成
し、前記プログラムリードアドレスレジスタのアドレス
で指定される命令の読み出し後に、前記プログラムによ
り前記プログラムリードアドレスレジスタのアドレスと
前記プログラムリードアドレスフェッチ用レジスタのア
ドレスとを比較して一致していないとき、割り込み要求
を送出することを特徴とする。

【０００９】請求項４記載の発明は、データ格納プログ
ラムをＣＰＵにより実行することによってデータをデー
タ格納領域に格納する都度、該格納したデータのアドレ
スが書き込まれているデータ格納先レジスタを有すると
共に、前記データ格納プログラムの各命令のアドレスを
ハードトレース手段によって順次に格納するハードトレ
ース領域を有するシステムのデータ格納領域のデータの
破壊発生原因探究方法において、データ格納チェックプ
ログラムと、前記格納に先立って、前記データ格納プロ
グラムによって前記データ格納領域に格納されるデータ
のためのアドレスが書き込まれるアドレスフェッチ用レ
ジスタと、前記データ格納プログラムがデータを前記デ
ータ格納領域内のデータ格納位置に書き込んだとき、前
記データ格納チェックプログラムによりデータ格納先ア
ドレスレジスタのアドレスと前記アドレスフェッチ用レ
ジスタのアドレスとを比較して一致しないときに送出さ
れた割り込み要求の表示が設定される割り込みレジスタ
とを設け、割り込みレジスタへの設定に応答した前記Ｃ
ＰＵはハードトレース手段によるトレースを停止させ、
前記ハードトレース領域から読み出されたアドレスを前
記割り込み原因の解析に用いることを特徴とする。

【００１０】請求項５記載の発明は、請求項４記載のデ
ータ格納領域のデータの破壊原因探究方法において、デ
ータ格納領域に格納されるデータを固定データとし、且
つ固定データを格納する格納データ値レジスタを設け、
前記データ格納プログラムが固定データを前記データ格
納領域内のデータ格納位置に書き込んだとき、前記デー
タ格納チェックプログラムによるデータ格納先アドレス
レジスタのアドレスと前記アドレスフェッチ用レジスタ
のアドレスとの比較、及びデータ格納プログラムから通
知された固定データと格納データ値レジスタの固定デー
タとの比較に一致が生じないとき送出される割り込み要
求の表示が設定される割り込みレジスタとを設け、割り
込みレジスタへの設定に応答した前記ＣＰＵはハードト
レース手段によるトレースを停止させ、前記ハードトレ
ース領域から読み出されたアドレスを前記割り込み原因
の解析に用いることを特徴とする。

【００１１】請求項６記載の発明は、プログラム格納領
域に格納されたプログラムの各命令を読み出すプログラ
ムリードアドレスレジスタを有し、該プログラムリード
アドレスレジスタは、ＣＰＵによる読み出し命令の実行
により１つの命令が読み出される都度、アドレス更新回
路によって次に読み出すべき命令のアドレスへ更新され
るシステムのプログラムの暴走原因探究方法において、
プログラムリードアドレスフェッチ用レジスタを設ける
と共に、前記プログラムリードアドレスレジスタのアド
レスで指定される命令の読み出しに先立って、前記デー
タ処理プログラムにより次に実行される命令のアドレス
を算定して前記プログラムリードアドレスフェッチ用レ
ジスタに書き込むように構成し、前記プログラムリード
アドレスレジスタのアドレスで指定される命令の読み出
し時の前記プログラムリードアドレスレジスタのアドレ
スと、前記プログラムリードアドレスフェッチ用レジス
タに書き込まれたアドレスとを前記データ処理プログラ
ムにより比較して一致していないときに送出される割り
込み要求の表示が設定される割り込みレジスタとを設
け、割り込みレジスタへの設定に応答した前記ＣＰＵは
ハードトレース手段によるトレースを停止させ、前記ハ
ードトレース領域から読み出されたアドレスを前記割り
込み原因の解析に用いることを特徴とする。

【００１２】

【作用】請求項１記載の発明は、データ格納プログラム
の実行により、データ格納元のデータ格納領域のデータ
は、データ格納先のデータ格納領域に格納される。

【００１３】その際に、その格納に先立って、データ格
納先のデータ格納領域にデータを格納すべきデータ格納
位置のアドレスが、データ格納プログラムによってアド
レスフェッチ用レジスタに設定される。

【００１４】このアドレスフェッチ用レジスタのアドレ
スと、データを実際に格納したアドレスを設定している
データ格納先レジスタのアドレスとを比較することによ
り、データが正しい格納位置に格納されたか否かを判定
することができる。従って、データの破壊防止に役立
つ。

【００１５】請求項２記載の発明は、請求項１記載の発
明におけるデータを固定データとしたものである。そし
て、データが正しい格納位置に格納されたか否かの判定
に、前述したアドレスに加えて、固定データをも加味し
たものである。データ破壊防止の強化となる。

【００１６】請求項３記載の発明は、請求項１記載の発
明がデータであったのをプログラムの命令としたもので
ある。プログラム格納領域からの命令の読み出しをプロ
グラムリードアドレスレジスタのアドレスにより為した
時、データ処理プログラムにり生成したアドレスとプロ
グラムリードアドレスレジスタに設定されたアドレスと
を比較することにより、命令がプログラムされたアドレ
ス以外のアドレスから読み出されているか否かの判定を
行うことができ、プログラムの暴走防止に役立つ。

【００１７】請求項４及び請求項５記載の発明は、デー
タ格納先レジスタのアドレスとアドレスフェッチ用レジ
スタのアドレスとの不一致時に割り込み要求を送出して
ハードトレース手段によるトレースを停止させてトレー
スしてあるアドレスを割り込み原因の探究に用いること
ができる。データの破壊探究に役立つ。

【００１８】請求項６記載の発明は、プログラムリード
アドレスレジスタのアドレスとプログラムリードフェッ
チ用レジスタのアドレスとの不一致時に割り込み要求を
送出してハードトレース手段によるトレースを停止させ
てトレースしてあるアドレスを割り込み原因の探究に用
いることができる。プログラムの暴走原因探究に役立
つ。

【００１９】

【実施例】図１は、請求項１記載の発明の一実施例を示
す。この実施例は、例えばデータ通信システムでの実施
例を示す。図１において、２０はメモリであり、図示し
ないバスを介してＣＰＵ（図示せず）に接続され、ＣＰ
Ｕからバスを介してメモリ２０へ供給されるアドレスに
よってアクセスされるように構成されている。２２は、
請求項１記載の発明においてＣＰＵによってアクセスさ
れる転送元のデータ領域を示す。

【００２０】２４はデータ格納先アドレスレジスタであ
る。このデータ格納先アドレスレジスタ２４はメモリ２
０内にあって、データ格納プログラム２８によって１転
送単位、例えば１バイトのデータがＤＭＡ転送される度
毎に、次のアドレス、例えば１だけ大きいアドレスにＤ
ＭＡ転送制御回路（図示せず）によって更新されるよう
に構成されている。

【００２１】２６はアドレスフェッチ用レジスタであ
り、このアドレスフェッチ用レジスタ２６もメモリ２０
内にある。メモリ２０内の他のプログラム格納領域にデ
ータ格納プログラム２８が予め格納されている。データ
を転送元のデータ領域２２から転送先のデータ領域２３
へデータをＤＭＡ転送するに際して、前記データ格納プ
ログラム２８がメモリ２０から読み出されてＣＰＵで実
行されることにより、前記データ格納先アドレスレジス
タ２２に更新されるアドレスと通常等しいアドレスがデ
ータの転送に先立って計算される。計算されたアドレス
はデータ格納プログラム２８によってアドレスフェッチ
用レジスタ２４に格納されるように構成されている。

【００２２】３０は、データ格納プログラム２８と共に
メモリ２０の他のプログラム格納領域に予め格納されて
いるデータ格納チェックプログラムである。３２は割り
込みレジスタである。

【００２３】前記データ格納チェックプログラム３０
は、データ格納先アドレスレジスタ２４のアドレスとア
ドレスフェッチ用レジスタ２６のアドレスとを比較して
一致しないとき、割り込み信号をＣＰＵへ送出してデー
タ格納アドレスエラーを割り込みレジスタ３２の当該デ
ータ格納エラーに割り当てられた書き込み位置に書き込
む。

【００２４】３４はハードトレース領域である。従来公
知のハードトレース手段（図示せず）によって、データ
転送に係るアドレスがその転送順に順次にハードトレー
ス領域に書き込まれる。そして、ハードトレース手段
は、ＣＰＵに割り込みが上がったとき停止される。

【００２５】４０はデータ格納領域管理レジスタであ
り、データ格納領域開始レジスタ４２とデータ格納領域
終了レジスタ４４とから成る。このように構成される請
求項１及び請求項４記載の発明の実施例の動作を以下に
説明する。

【００２６】今、データ転送元のデータ領域２２のデー
タ格納開始アドレスが４００００で、データ格納終了ア
ドレスが６ＦＦＦＦであり、又データ転送先のデータ領
域２３のデータ格納開始アドレスが８００００で、デー
タ格納終了アドレスがＡＦＦＦＦであるとすると、ＣＰ
Ｕで実行されるデータ格納プログラム２８によってデー
タ格納領域開始レジスタ４２に８００００が設定され、
データ格納領域終了レジスタ４４にＡＦＦＦＦが設定さ
れた後に、ＣＰＵで実行されるデータ格納プログラムに
より、先ずデータ転送がデータ転送開始アドレス８００
００とデータ転送終了アドレスＡＦＦＦＦとの間で行わ
れるか否かをチェックする。このチェックは行われても
よいし、行われなくてもよい。

【００２７】そして、メモリ２０のデータ領域２２のデ
ータ格納開始アドレスからデータ領域２３のデータ格納
先アドレスレジスタ２２のアドレスで指定される格納位
置へのデータのＤＭＡ転送が行われる。

【００２８】データ格納先アドレスレジスタ２４のアド
レスは、前述のＤＭＡ転送制御回路によって順次に更新
される。その更新されたアドレスで指定されるデータ領
域２３のデータ格納位置にデータ領域２２に格納されて
いる順次のデータが、ＤＭＡ転送されるが、そのデータ
領域２３のアドレスで指定されるデータ格納位置へデー
タが転送された後に、該データ転送が行われたデータ格
納位置の次のデータ格納位置を示すアドレスをデータ格
納プログラム２８によって計算し、計算したアドレスを
アドレスフェッチ用レジスタ２４に書き込む。

【００２９】この書き込みが終わって次のデータが、デ
ータ領域２２のデータ格納位置からデータ領域２３へ転
送されたとき、データ格納先アドレスレジスタ２２のア
ドレスとアドレスフェッチ用レジスタ２４のアドレスと
の一致が得られるか否かのチェックが、ＣＰＵにより実
行されるデータ格納チェックプログラム３０によって行
われる。一致が得られないとき、データ格納チェックプ
ログラム３０は、割り込み要求をＣＰＵに送出すると共
に、割り込みレジスタ３２内の前記割り込み対応の割り
込み表示設定位置に割り込み表示を設定する。又、ＣＰ
Ｕは、ハードトレース手段を停止させる。

【００３０】このように、データ格納アドレスの監視を
することができるから、格納アドレスが異常になること
によるデータ領域２３のデータの破壊防止に役立つ。
又、ハードトレース領域への格納は停止され、そのアド
レスを読み出すことにより、どの格納位置でデータの破
壊を生じさせたか否かの究明を迅速に行うことができ
る。用いられているコンピュータシステムの信頼性の向
上に役立つ。

【００３１】図２は、請求項２記載の発明の一実施例を
示す。この実施例も請求項１記載の発明の実施例と同様
にデータ通信システムの実施例を示す。請求項１記載の
発明が、データ領域２２に格納されるデータを任意とす
る実施例であったが、図２に示す実施例は、図１に示す
データ領域２２に格納されるデータを固定値とする例で
ある。従って、データ領域をデータ領域２２Ａとして参
照する。これに加えて、データ領域２２Ａに格納される
データを固定値としたことに伴って、割り込み要求をデ
ータ格納先アドレスレジスタ２２のアドレスとアドレス
フェッチ用レジスタ２４のアドレスとの比較だけで発生
するのではなく、固定値をも考慮して割り込み要求を発
生するようにしたものである。そのために、格納データ
値レジスタ２７を設けると共に、データ格納チェックプ
ログラム３０Ａは、データ格納先アドレスレジスタ２４
のアドレスとアドレスフェッチ用レジスタ２６のアドレ
スとの比較に加えて、格納データ値レジスタ２７の固定
値とデータ格納プログラム２８から渡される固定値との
比較をも考慮に入れて割り込み要求を発生するように構
成されている。

【００３２】従って、図２に示す実施例の動作も、ほぼ
図１に示す実施例と同様である。但し、この場合には、
データ転送元のデータ領域２２Ａのデータ格納開始アド
レスが７００００で、データ格納終了アドレスが７ＦＦ
ＦＦであり、又データ転送先のデータ領域２３Ａのデー
タ格納開始アドレスがＢ００００で、データ格納終了ア
ドレスがＢＦＦＦＦであるとすると、データ格納領域開
始レジスタ４２にＢ００００が設定され、データ格納領
域終了レジスタ４４にＢＦＦＦＦが設定された後に、Ｃ
ＰＵにおけるデータ格納プログラムの実行により、メモ
リ２０のデータ領域２２Ａのデータ格納開始アドレス７
００００からデータ領域２３のデータ格納先アドレスレ
ジスタ２４のアドレスで指定される格納位置へデータは
ＤＭＡ転送される。

【００３３】このＤＭＡ転送におけるデータが破壊され
ているか否かのチェックは、データ格納先アドレスレジ
スタ２４のアドレスとアドレスフェッチ用レジスタ２６
のアドレスとの比較に加えて、格納データ値レジスタ２
７の固定値とデータ格納プログラム２８からの固定値と
の比較をデータ格納チェックプログラム３０Ａで行うこ
とによって遂行され、データ格納チェックプログラム３
０Ａは不一致のとき割り込み要求を送出する。そして、
割り込み要求に応答したＣＰＵは、ハードトレース手段
を停止させる。

【００３４】図２に示す実施例は、データ領域のアドレ
スを監視するに加えて、データ内容をプログラムで監視
し、データの変化をも考慮してデータの破壊の発生の有
無をチェックしようとするものである。

【００３５】その他の動作は、図１に示す実施例と同様
であるので、その逐一の説明は省略する。このように、
データの内容の監視をすることができるから、データの
内容が異常になることによるデータ領域２３Ａのデータ
の破壊防止に役立つ。又、ハードトレース領域への格納
は停止され、そのアドレスを読み出すことにより、どの
格納位置でデータの破壊が発生しているか否かの究明を
迅速に行うことができる。用いられているコンピュータ
システムの信頼性の向上に役立つ。

【００３６】図３は、請求項３記載の発明の一実施例を
示す。この実施例も、データ通信システムでの実施例で
ある。図３において、５０はメモリ２０内のプログラム
領域である。５２は、図示しないＣＰＵ内に設けられて
いるプログラムリードアドレスレジスタ（ＩＣ）であ
り、ＣＰＵ内の図示しないアドレス更新回路によってプ
ログラムリードアドレスレジスタ５２内のアドレスは更
新される。５４はプログラムリードアドレスフェッチ用
レジスタである。このプログラムリードアドレスフェッ
チ用レジスタ５４のアドレスは、データ処理プログラム
５６によって更新される。プログラムリードアドレスフ
ェッチ用レジスタ５４に更新されて設定されるアドレス
は、プログラムの暴走がなければ、プログラムリードア
ドレスレジスタ５２に更新されて設定されるアドレスで
ある。

【００３７】５６は、データ処理プログラムである。こ
のデータ処理プログラム５６は、プログラムリードアド
レスレジスタ５２のアドレスとプログラムリードアドレ
スフェッチ用レジスタ５４のアドレスとを比較して一致
していないとき、ＣＰＵに対して割り込み要求を発生す
ると共に、割り込みレジスタ３２内のプログラムリード
エラー表示格納位置にプログラムリードエラー表示を設
定する。

【００３８】プログラム領域５０の読み出し状態は、ハ
ードトレース領域３４に順次に格納されて行くことは、
図１及び図２の実施例と同様である。５８はプログラム
領域管理レジスタであり、プログラム領域の開始アドレ
スがセットされるプログラム領域開始レジスタ６０とプ
ログラム領域の終了アドレスがセットされるプログラム
領域終了レジスタ６２とから成る。

【００３９】図３に示す実施例の動作を以下に発明す
る。プログラム領域５０の読み出しに際して、プログラ
ム開始レジスタ６０に３００００が、プログラム終了レ
ジスタ６２に３ＦＦＦＦが設定される。

【００４０】プログラムリードアドレスレジスタ５２の
アドレスで指定されるプログラム領域３００００の格納
位置から命令が読み出されるのに先立って、プログラム
リードアドレスフェッチ用レジスタ５４のアドレスは、
プログラム領域３００００から読み出される命令のアド
レスに設定される。

【００４１】プログラムの読み出しが、プログラム開始
レジスタ６０に設定された３００００と、プログラム終
了レジスタ６２に設定されたアドレス３ＦＦＦＦとの間
にあるか否かのチェックが為される。このチェックは行
われても、行われなくてもよい。

【００４２】このチェックの終了後に、プログラム領域
３００００から命令が読み出された後に、プログラムリ
ードアドレスレジスタ５２のアドレスとプログラムリー
ドアドレスフェッチ用レジスタ５４のアドレスとが、デ
ータ処理プログラム５６によって比較される。一致しな
いとき、データ処理プログラム５６は、ＣＰＵに対して
割り込みを送出すると共に、割り込みレジスタ３２の前
記割り込み対応の割り込み表示設定位置に当該割り込み
の表示を設定する。そして、ＣＰＵは、ハードトレース
手段を停止させる。

【００４３】このように、プログラム領域アドレスの監
視をすることができるから、指定領域内からの読み出し
であるか、又は指定領域外へのジャンプ等であるか否か
をチェックすることができるから、プログラムの異常な
読み出し状態のチェックを行うことができる。又、ハー
ドトレース領域への格納は停止され、そのアドレスを読
み出すことにより、どの格納位置でプログラムの異常な
読み出し状態となったか否かの究明を迅速に行うことが
できる。用いられているコンピュータシステムの信頼性
の向上に役立つ。

【００４４】

【発明の効果】以上説明したように本発明によれば、デ
ータ転送時のデータ異常転送、又はプログラム読み出し
時の異常な読み出し状態のチェックを行うことができ
る。そして、異常状態の発生時には、ハードトレース状
態を読み出してその異常状態発生原因の発生箇所、その
原因の究明を迅速に行うことができる。用いられている
コンピュータシステムの信頼性の向上に役立つ。

【図面の簡単な説明】

【図１】請求項１及び請求項４記載の発明の一実施例を
示す図である。

【図２】請求項２及び請求項５記載の発明の一実施例を
示す図である。

【図３】請求項３及び請求項６記載の発明の一実施例を
示す図である。

【符号の説明】

２０ メモリ ２２ データ領域 ２２Ａ データ領域 ２３ データ領域 ２３Ａ データ領域 ２４ データ格納先レジスタ ２６ アドレスフェッチ用レジスタ ２７ 格納データ値レジスタ ２８ データ格納プログラム ３０ データ格納チェックプログラム ３０Ａ データ格納チェックプログラム ３２ 割り込みレジスタ ５０ プログラム領域 ５２ プログラムリードアドレスレジスタ ５４ プログラムリードアドレスフェッチ用レジスタ ５６ データ処理プログラム

Claims (6)

【特許請求の範囲】
1. 【請求項１】 データ格納プログラムをＣＰＵにより実
   行することによってデータをデータ格納領域に格納する
   都度、該格納したデータのアドレスが書き込まれている
   データ格納先レジスタを有するシステムのデータ格納領
   域のデータの破壊発生チェック方法において、 データ格納チェックプログラムと、 前記格納に先立って、前記データ格納プログラムによっ
   て前記データ格納領域に格納されるデータのためのアド
   レスが書き込まれるアドレスフェッチ用レジスタとを設
   け、 前記データ格納プログラムがデータを前記データ格納領
   域内のデータ格納位置に書き込んだとき、前記データ格
   納チェックプログラムによりデータ格納先アドレスレジ
   スタのアドレスと前記アドレスフェッチ用レジスタのア
   ドレスとを比較して一致しないとき割り込み要求を送出
   することを特徴とするデータ格納領域のデータの破壊発
   生チェック方法。
2. 【請求項２】 請求項１記載のデータ格納領域のデータ
   の破壊発生チェック方法において、 前記データ格納領域に格納されるデータを固定データと
   し、 固定データを格納する格納データ値レジスタを設け、 データ格納プログラムが固定データを前記データ格納領
   域内のデータ格納位置に書き込んだとき、前記データ格
   納チェックプログラムによるデータ格納先アドレスレジ
   スタのアドレスと前記アドレスフェッチ用レジスタのア
   ドレスとの比較、及びデータ格納プログラムから通知さ
   れた固定データと格納データ値レジスタの固定データと
   の比較に一致が生じないとき割り込み要求を送出するこ
   とを特徴とするデータ格納領域のデータの破壊発生チェ
   ック方法。
3. 【請求項３】 プログラム格納領域に格納されたプログ
   ラムの各命令を読み出すプログラムリードアドレスレジ
   スタを有し、該プログラムリードアドレスレジスタは、
   ＣＰＵによる読み出し命令の実行により１つの命令が読
   み出される都度、アドレス更新回路によって次に読み出
   すべき命令のアドレスへ更新されるシステムのプログラ
   ム格納領域のプログラムの破壊発生チェック方法におい
   て、 プログラムリードアドレスフェッチ用レジスタを設ける
   と共に、 前記プログラムリードアドレスレジスタのアドレスで指
   定される命令の読み出しに先立って、前記プログラム内
   の次に実行される命令のアドレスを算定して前記プログ
   ラムリードアドレスフェッチ用レジスタに書き込むよう
   に構成し、 前記プログラムリードアドレスレジスタのアドレスで指
   定される命令の読み出し後に、前記プログラムにより前
   記プログラムリードアドレスレジスタのアドレスと前記
   プログラムリードアドレスフェッチ用レジスタのアドレ
   スとを比較して一致していないとき、割り込み要求を送
   出することを特徴とするプログラムの暴走チェック方
   法。
4. 【請求項４】 データ格納プログラムをＣＰＵにより実
   行することによってデータをデータ格納領域に格納する
   都度、該格納したデータのアドレスが書き込まれている
   データ格納先レジスタを有すると共に、前記データ格納
   プログラムの各命令のアドレスをハードトレース手段に
   よって順次に格納するハードトレース領域を有するシス
   テムのデータ格納領域のデータの破壊発生原因探究方法
   において、 データ格納チェックプログラムと、 前記格納に先立って、前記データ格納プログラムによっ
   て前記データ格納領域に格納されるデータのためのアド
   レスが書き込まれるアドレスフェッチ用レジスタと、 前記データ格納プログラムがデータを前記データ格納領
   域内のデータ格納位置に書き込んだとき、前記データ格
   納チェックプログラムによりデータ格納先アドレスレジ
   スタのアドレスと前記アドレスフェッチ用レジスタのア
   ドレスとを比較して一致しないときに送出された割り込
   み要求の表示が設定される割り込みレジスタとを設け、 割り込みレジスタへの設定に応答した前記ＣＰＵはハー
   ドトレース手段によるトレースを停止させ、前記ハード
   トレース領域から読み出されたアドレスを前記割り込み
   原因の解析に用いることを特徴とするデータ格納領域の
   データの破壊発生原因探究方法。
5. 【請求項５】 請求項４記載のデータ格納領域のデータ
   の破壊原因探究方法において、 データ格納領域に格納されるデータを固定データとし、
   且つ固定データを格納する格納データ値レジスタを設
   け、 前記データ格納プログラムが固定データを前記データ格
   納領域内のデータ格納位置に書き込んだとき、前記デー
   タ格納チェックプログラムによるデータ格納先アドレス
   レジスタのアドレスと前記アドレスフェッチ用レジスタ
   のアドレスとの比較、及びデータ格納プログラムから通
   知された固定データと格納データ値レジスタの固定デー
   タとの比較に一致が生じないとき送出される割り込み要
   求の表示が設定される割り込みレジスタとを設け、 割り込みレジスタへの設定に応答した前記ＣＰＵはハー
   ドトレース手段によるトレースを停止させ、前記ハード
   トレース領域から読み出されたアドレスを前記割り込み
   原因の解析に用いることを特徴とするデータ格納領域の
   データの破壊原因探究方法。
6. 【請求項６】 プログラム格納領域に格納されたプログ
   ラムの各命令を読み出すプログラムリードアドレスレジ
   スタを有し、該プログラムリードアドレスレジスタは、
   ＣＰＵによる読み出し命令の実行により１つの命令が読
   み出される都度、アドレス更新回路によって次に読み出
   すべき命令のアドレスへ更新されるシステムのプログラ
   ムの暴走原因探究方法において、 プログラムリードアドレスフェッチ用レジスタを設ける
   と共に、 前記プログラムリードアドレスレジスタのアドレスで指
   定される命令の読み出しに先立って、前記データ処理プ
   ログラムにより次に実行される命令のアドレスを算定し
   て前記プログラムリードアドレスフェッチ用レジスタに
   書き込むように構成し、 前記プログラムリードアドレスレジスタのアドレスで指
   定される命令の読み出し時の前記プログラムリードアド
   レスレジスタのアドレスと、前記プログラムリードアド
   レスフェッチ用レジスタに書き込まれているアドレスと
   を前記データ処理プログラムにより比較して一致してい
   ないときに送出される割り込み要求の表示が設定される
   割り込みレジスタとを設け、 割り込みレジスタへの設定に応答して前記ＣＰＵはハー
   ドトレース手段によるトレースを停止させ、前記ハード
   トレース領域から読み出されたアドレスを前記割り込み
   原因の解析に用いることを特徴とするプログラムの暴走
   原因探究方法。