JPH0258648B2 - - Google Patents

Info

Publication number
JPH0258648B2
JPH0258648B2 JP59048817A JP4881784A JPH0258648B2 JP H0258648 B2 JPH0258648 B2 JP H0258648B2 JP 59048817 A JP59048817 A JP 59048817A JP 4881784 A JP4881784 A JP 4881784A JP H0258648 B2 JPH0258648 B2 JP H0258648B2
Authority
JP
Japan
Prior art keywords
instruction
unique information
microprogram
exception
macro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59048817A
Other languages
English (en)
Other versions
JPS60193046A (ja
Inventor
Hiroshi Takada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4881784A priority Critical patent/JPS60193046A/ja
Publication of JPS60193046A publication Critical patent/JPS60193046A/ja
Publication of JPH0258648B2 publication Critical patent/JPH0258648B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はマイクロプログラム制御計算機に係
り、特にマクロ命令の命令例外を検出する為の制
御方式に関する。
(b) 技術の背景 電子計算機の所謂中央処理装置を構成する方式
として、マイクロプログラム制御方式が広く使用
されている。マイクロプログラム制御方式は、回
路の減少、機能変更の容易性等の利点を有する
が、一般に所謂専用回路を持つ方式に比較して処
理速度が遅くなるので、速度向上の為には適当に
専用回路を導入する必要がある。
(c) 従来技術と問題点 一般に、計算機の命令仕様にはそれぞれ例外状
態が規定されている。例外状態とは、その命令の
実行を中止すべき何等かの状態であつて、例えば
非特権モードの状態にある計算機において特権命
令を実行することは、特権命令を設けた目的から
当然抑止されなければならないから、このような
状態は特権命令に規定されるべき例外状態の一つ
となる。
各命令の実行において、その命令に規定されて
いる例外状態をチエツクし、例外状態が存在する
場合には、通常その命令の実行をしないで、所定
の状態情報の設定等を行つた後、例外状態の発生
に対する後始末の処理を行うプログラムを開始で
きるように所謂割り出しをする。
従来マイクロプログラム制御計算機において
は、各命令(マクロ命令)ごとのマイクロプログ
ラムは第1図に概略の処理の流れを示すように構
成され、命令の本来の機能の実行に先立つて、所
定の例外状態の存否をチエツクし、何れの例外状
態も無い場合に初めて本来の機能を実行するよう
になつていた。そのさめ、例外状態は本来発生す
ることが少ないにもかかわらず、その総てをチエ
ツクするための固定的な処理時間が命令実行に常
に挿入され、計算機の性能を低下する要因となつ
ていた。
(d) 発明の目的 従つて本発明の目的は、上記のような従来のマ
イクロプログラム計算機の問題点を解決し、簡単
な構成で、計算機の性能を改善することのできる
命令例外検出方式を提供するにある。
(e) 発明の構成 この目的は本発明によれば、マクロ命令の実行
をマイクロプログラムによつて制御する計算機に
おいて、該計算機の状態を示す状態フラグを保持
する状態フラグ保持手段と、各該マクロ命令ごと
に定まり、該状態フラグと同じビツト長を有する
固有情報を保持する固有情報記憶手段と、該マク
ロ命令のオペレーシヨンコードをアドレスとし
て、該固有情報記憶手段から該固有情報を読み出
す手段と、該読み出した固有情報を保持する固有
情報保持手段と、該状態フラグ保持手段と該固有
情報保持手段との対応するビツトの論理積によつ
て例外信号を発生する手段とを設け、該例外信号
の発生の有無によつて該マクロ命令を処理するマ
イクロプログラムの開始アドレスを切り換えるよ
うに構成されていることを特徴とする命令例外検
出方式によつて達成することができる。
(f) 発明の実施例 第2図は本発明の実施例を示すブロツク図であ
る。1はマイクロプログラムを格納する制御記憶
装置、2はそのアドレスレジスタ、3は制御記憶
装置1からフエツチされるマイクロ命令を保持す
るマイクロ命令レジスタであり、通常図示されな
い主記憶装置等からフエツチされるマクロ命令の
オペレーシヨンコード(レジスタ4に保持される
ものとする。)によつて、そのマクロ命令の実行
を制御するマイクロプログラムの入口アドレスが
決定される。但し、本発明の適用においてマイク
ロ命令及びその制御方式は公知の何れでもよく、
特定の方式に限定されるものではない。
本発明において、レジスタ4のオペレーシヨン
コードは、例外条件記憶装置5をアクセスする為
にも使用される。この記憶装置5の各語には命令
種類ごとの固有情報を保持し、1語の各ビツトは
状態フラグ7の各ビツトに対応し、両者同じビツ
ト数である 状態フラグ7の各ビツトはそれぞれマクロ命令
実行に関連する計算機の各種状態を表示するのに
使用され、各ビツトはそれが表示する状態に応じ
て、通常マイクロ命令でセツト/リセツトされ
る。それらのビツトが表す状態の例としては、前
記の非特権モードの他に、例えば非マルチプロセ
シングモード、拡張命令不使用モード、その他が
ある。これらの例で説明すれば、状態フラグの該
当ビツトは上例の各モードにおいて“1”にセツ
トされ、例えば特権モードは非特権モード・ビツ
トを“0”にセツトすることにより表示する。
オペレーシヨンコードをアドレスとして読み出
される記憶装置5の各語の固有情報は、該当する
命令の例外状態として規定されている状態の、状
態フラグ7のビツトに対応するビツトを“1”と
し、その他のビツトは“0”とする。
例えば特権命令については、状態フラグ7の非
特権モード・ビツトに対応するビツトを“1”と
する。又、この命令が拡張命令モードにおいての
み使用可能な特権命令であれば、更に拡張命令不
使用モード・ビツトに対応するビツトも“1”と
する。一方、この命令がマルチプロセシングか否
かにかかわらず使用できる(即ち、この条件は例
外状態として規定されていない)特権命令であれ
ば、非マルチプロセシングモード・ビツトに対応
するビツトは“0”にしなければならない。
又、記憶装置5の非特権命令に対応する各語に
おける、非特権モード・ビツトに対応するビツト
は総て“0”にしておく。
記憶装置5の読み出しデータはレジスタ6に保
持される。レジスタ6と状態フラグ7との各対応
するビツト対は、それぞれ論理積ゲート8の1個
のゲートの入力となる。論理積ゲート8の全出力
は論理和ゲート9に入力する。従つて、状態フラ
グ7及び記憶装置5の各語が上記のように設定さ
れているとすると、例えば非特権モードにおいて
或る特権命令がフエツチされると、非特権モー
ド・ビツト及びこれに対応するレジスタ6のビツ
トが共に“1”であるので、そのビツト対の論理
積条件が成立し、論理和ゲート9の出力である例
外信号10が“1”となる。
以上のように例外条件記憶装置5には、命令種
類数だけの固有情報が記憶されればよく、又各語
の固有情報は例外条件識別に必要な状態フラグの
ビツト長に等しい比較的短いビツト長でよいの
で、この記憶装置5は比較的小容量の記憶装置で
経済的に構成することができる。
例外信号10によりレジスタ11の内容が制御
記憶アドレスレジスタ2にセツトされる。レジス
タ11には予め固定の例外処理マイクロプログラ
ム入口アドレスがセツトされている。従つて、マ
イクロプログラムは例外処理を開始することがで
きる。レジスタ11の内容は、マクロ命令によつ
て定まるアドレスがセツトされる方式とすること
もできる。
以上の制御方式により、第1図に示したマイク
ロプログラム処理の流れ図に対応する処理の流れ
は第3図に示す流れ図のようになる。
(g) 発明の効果 以上の説明から明らかなように、本発明によれ
ば各マクロ命令の実行に先立つて、マイクロプロ
グラムによつて例外状態をチエツクする必要が無
く、マクロ命令のフエツチに続いて直ちに命令実
行のマイクロプログラムを開始できるので、計算
機の性能を改善することができ、又マイクロプロ
グラムの構成が簡単になるので信頼性の向上、コ
ストの低下に寄与することができる。
【図面の簡単な説明】
第1図は従来の命令実行マイクロプログラムの
処理の流れ図、第2図は実施例回路のブロツク
図、第3図は本発明を実施した場合の命令実行マ
イクロプログラムの処理の流れ図である。 図において、1は制御記憶装置、2は制御記憶
アドレスレジスタ、3はマイクロ命令レジスタ、
4はオペレーシヨンコードレジスタ、5は例外条
件記憶装置、6はレジスタ、7は状態フラグ、8
は論理積ゲート、9は論理和ゲート、10は例外
信号線、11はレジスタを示す。

Claims (1)

  1. 【特許請求の範囲】 1 マクロ命令の実行をマイクロプログラムによ
    つて制御する計算機において、 該計算機の状態を示す状態フラグを保持する状
    態フラグ保持手段と、 各該マクロ命令ごとに定まり、該状態フラグと
    同じビツト長を有する固有情報を保持する固有情
    報記憶手段と、 該マクロ命令のオペレーシヨンコードをアドレ
    スとして、該固有情報記憶手段から該固有情報を
    読み出す手段と、 該読み出した固有情報を保持する固有情報保持
    手段と、 該状態フラグ保持手段と該固有情報保持手段と
    の対応するビツトの論理積によつて例外信号を発
    生する手段とを設け、 該例外信号の発生の有無によつて該マクロ命令
    を処理するマイクロプログラムの開始アドレスを
    切り換えるように構成されていることを特徴とす
    る命令例外検出方式。
JP4881784A 1984-03-14 1984-03-14 命令例外検出方式 Granted JPS60193046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4881784A JPS60193046A (ja) 1984-03-14 1984-03-14 命令例外検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4881784A JPS60193046A (ja) 1984-03-14 1984-03-14 命令例外検出方式

Publications (2)

Publication Number Publication Date
JPS60193046A JPS60193046A (ja) 1985-10-01
JPH0258648B2 true JPH0258648B2 (ja) 1990-12-10

Family

ID=12813763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4881784A Granted JPS60193046A (ja) 1984-03-14 1984-03-14 命令例外検出方式

Country Status (1)

Country Link
JP (1) JPS60193046A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0367945A (ja) * 1989-08-05 1991-03-22 Matsushita Seiko Co Ltd 空気調和機の試運転装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0769792B2 (ja) * 1989-07-12 1995-07-31 松下電器産業株式会社 命令例外検出装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525192A (en) * 1978-08-14 1980-02-22 Fujitsu Ltd Illegal processing system for option instruction
JPS5583941A (en) * 1978-12-21 1980-06-24 Toshiba Corp Microprogram system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525192A (en) * 1978-08-14 1980-02-22 Fujitsu Ltd Illegal processing system for option instruction
JPS5583941A (en) * 1978-12-21 1980-06-24 Toshiba Corp Microprogram system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0367945A (ja) * 1989-08-05 1991-03-22 Matsushita Seiko Co Ltd 空気調和機の試運転装置

Also Published As

Publication number Publication date
JPS60193046A (ja) 1985-10-01

Similar Documents

Publication Publication Date Title
US4325116A (en) Parallel storage access by multiprocessors
EP0313097B1 (en) Microcomputer system including master processor and slave processor
US4056847A (en) Priority vector interrupt system
JPH0430053B2 (ja)
US4199810A (en) Radiation hardened register file
EP0230350A2 (en) Protection of data in a multiprogramming data processing system
US5003468A (en) Guest machine execution control system for virutal machine system
JPH0258648B2 (ja)
KR910001708B1 (ko) 중앙처리장치
US5201052A (en) System for transferring first and second ring information from program status word register and store buffer
US5813039A (en) Guest execution control system, method and computer process for a virtual machine system
JPH03271829A (ja) 情報処理装置
JP2562838B2 (ja) プロセッサ及びストアバッファ制御方法
JPS6232508B2 (ja)
JPS6074059A (ja) 記憶装置アクセス制御方式
JPS6148741B2 (ja)
JPH07129414A (ja) データ処理装置
JP2574918B2 (ja) 割り込み復帰処理方式
JP3239042B2 (ja) マイクロコンピュータ
JPH0484224A (ja) スタックエリア保護回路
JPH0567973B2 (ja)
JPH05334074A (ja) マイクロプロセッサ
JPH06139084A (ja) 情報処理装置
JPS63120336A (ja) メモリアクセスモ−ド切替え方式
JPH0548498B2 (ja)