JPS63120336A - メモリアクセスモ−ド切替え方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に係り、特に主メモリをハードウ
ェア領域とソフトウェア領域に分割し。

ハードウェア領域には特定命令等を処理する命令実行手
順を格納し、該命令実行手順がハードウェア領域あるい
はソフトウェア領域をアクセスする際のアクセスモード
を動的に切替える方式に関する。

〔従来の技術〕

従来のマイクロプログラム制御の情報処理装置において
は、命令は固定論理回路または制御記憶装置に格納され
ているマイクロプログラムにより処理されている。命令
には非常に使用頻度の低い命令や、非常に複雑多岐にわ
たる処理により実行される命令等があるが、これらの命
令を従来のマイクロプログラム制御の情報処理装置で実
行しようとすると、固定論理回路が非常に複雑になった
り、あるいはマイクロプログラムが増大したりするため
、新しい命令を追加することが極めて困難である。

そこで上記の欠点を改善するため、主記憶の−・部に複
数種類の命令実行手順の列をあらかじめ格納しておき、
演算装置が特定の命令を実行する際に、あるいは特定の
事象が生起した際に、対応する命令実行手順の列を実行
するような情報処理装置が提案されている（例えば特開
昭５６−１２４９５２号公報、特開昭６０−１０５０４
３号公報）。

１１記の命令実行手順の列は主記憶のハードウェア領域
に格納され、オペレーティング・システムから見ること
ができるプログラムは、ラフ１−ウェア領域と呼ばれる
領域に格納される。

ところで、上記ハードウェア領域の命令実行手順が、主
記憶装置をアクセスする場合には、ソフトウェア領域、
ハードウェア領域の両方に対して行うことができなけれ
ばならない、しかも、ソフトウェア領域にアクセスする
場合には、上記命令実行手順の列に制御が渡る直前のプ
ログラム状態語のモードに従って主記憶をアクセスする
必要があり、またハードウェア領域にアクセスする場合
には、実アドレスでアクセスするとともに記憶保護を禁
止する必要が′Ａうる。

情報処理装置においては、これらのアクセスに際して２
種類のアクセス・モードを設け、第１のアクセス・モー
ドでは主記憶のアクセスを実アドレスで行うとともに記
憶保護を禁止し、第２のアクセス・モードでは、上記命
令実行手順の列に制御が渡る割込みが起る直前のプログ
ラム状態語のモードに従って主記憶のアゲセスを行う方
式がとられる。

〔発明が解決しようとする問題点〕

従来技術では、上記アクセス・モードは命令実行手順に
より指定され、その指定方法としてアクセスアドレスの
一部によるもの、あるいはアクセスアドレスを生成する
ベース・フィールドの一部によるものが提案されている
。例えば、前者においてはベース・レジスタのピッ１−
０を用いており、後者においてはベース・レジスタを指
定するベース・フィールドの１ビツトを用いている。し
かし、これらの指定方式では、オペランドアドレス情報
の１ビツトあるいはベースフィードの１ビツトといった
オペランドアドレスを生成する際の情報の一部を使用し
ており、前者においてはアクセスアドレスの範囲を狭＜
シ、また後者においては任意に使用できるベースレジス
タの個数が制限されるという欠点がある。

また、オペランドアドレスの演算は通常、命令の中で１
回だけ行われ、数回のオペランドアクセスを有する命令
（例えばＬｏａｄ　Ｍｕｌｔｉｐｌｅ命令、Ｓ　ｔｏｒ
ｅ　Ｍｕｌｔｉｐｌｅ命令）においてもオペランドは主
記憶上に連続しているという理由から、１回のアドレス
演算で得たアクセスアドレスに定数加算を行うことで数
回のオペランドアクセスを実現している。

しかし、前記アクセスモードをペースレジスタの１ビツ
トあるいはペースフィールドの１ビツトを用いて指定す
ると、アドレス演算時に使用したペースレジスタのアク
セスモードに関する情報を少くとも命令中の最後のオペ
ランドアクセス時点まで保持する必要がある。特に先行
制御を有する処理装置では、１つの命令実行中に次の命
令のオペランドアクセスが先行して行われるため、アク
セスモードのオーバラップといった問題が生じ、制御論
理が複雑になるという欠点を有する。

本発明の目的は、このような従来の欠点を除去し、主記
憶のハードウェア領域には特定の複合命令等を処理する
ための命令実行手順が格納され、ソフトウェア領域には
プログラムが格納されている情報処理装置において、い
ずれの領域へのアクセスかを示すアクセスモードを指定
する際に、オペランド・アドレス情報の一部を制限する
ことなく、かつアクセスモードを制御する制御論理を複
雑にすることなく実現することにあるゆ〔問題点を解決
するための手段〕 上記目的は、主記憶装置のソフトウェア領域にはプログ
ラムを、またハードウェア領域には特定の複合命令を処
理するときあるいは特定の事象が生起した時に実行され
る命令実行手順の列をそれぞれ格納する情報処理装置に
おいて、命令実行手順の列を構成する特定の命令により
セラｌ＝、リセットできるアクセスモードフラグを設け
、前記命令実行手順の列がオペランドアクセスを行う場
合、」二記アクセスモードフラグに従って選択された第
１または第２のアクセスモードで主記憶装置をアクセス
し、前記第１のアクセスモードでは、実アドレスでアク
セスするとともに記憶保護を禁止し、前記第２のアクセ
スモードでは、前記命令実行手順の列に制御が渡る前置
のプログラム状態語の示すアクセスモードに従ってアク
セスすることにより、達成される。

〔作　用〕

ハードウェア領域に格納された命令実行手順の列のオペ
ランドアクセスは、特定の命令によりセット、リセット
可能なアクセスモードフラグに従って行われるため、ア
クセスの際にはオペランドアドレス情報の一部を制限す
ることなく、またアクセスモードフラグをセラ１−、リ
セットする特定の命令が発行される迄−意に定まるため
、アクセスモードのオーバラップが無く、先行制御を有
する情報処理装置においても簡単な論理量でアクセスモ
ードの切り替えが可能となる。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

第３図は主記憶の分割を示した図であり、主記憶はハー
ドウェア領域（Ｈ３Ａ）とソフトウェア領域（Ｓ　Ａ）
に分割されている。ハードウェア領域には、ソフトウェ
ア領域に格納されている特定の複合命令を処理するため
の命令実行手順の列や特定の事象が生起した時に行うべ
く処理のための命令実行手順の列などが格納されている
。境界アドレスはハードウェア領域（Ｈ８Ａ）とソフト
ウェア領域（ＳＡ）とを区分するアドレスであり、ソフ
トウェア領域のプログラムが本境界アドレスを超えてハ
ードウェア領域をアクセスしようとした場合アドレス指
定例外を検出する。

第１図は本発明による主記憶アクセス制御手段の一実施
例を示すものである。マクロード（ＭＣＲＭ）フラグ１
は前記ハードウェア領域に格納された命令実行手順の列
が実行（以下マクロモード実行と称する）される時、信
号線１０１により“１″となるフリップ・フロップであ
る。マクロモードアクセス（ＭＣＲＡ）フラグ２はマク
ロモード実行時の主記憶アクセスモードを指示するフリ
ップ・フロップであり、信号線１０２で指示される。

線１０３は命令の読み出しを行う場合の主記憶アクセス
モードを示す信号線であり、前記ＭＣＲＭフラグ１１の
値を直接反映する。ＭＣＲＭフラグ１がｉｔ　Ｉ　ＩＩ
である時、命令の読み出しは主記憶に対して実アドレス
で行われ、主記憶保護例外及びアドレス指定例外の検出
は抑止される。またＭＣＲＭフラグ〕−がＩＩ　ＯＩＩ
である時、命令の読み出しは主記憶に対してプログラム
状態語のアクセスモードに従って行われ、主記憶保護例
外及びアドレス指定例外の検出も行われる。

（ｉ号線１０５はオペランドアクセス時の主記憶アクセ
スモードを示す信号線であり、ＭＣＲＭフラグ１．ＭＣ
ＲＡフラグ２の状態により決定される。ＭＣＲＭ＝“１
″２かつＭＣＲＡ＝“０″のとき、ＡＮＤゲート３の出
力線すなわち信号線１０５は′１″となり、主記憶のア
クセスは実アドレスで行われ、記憶保護例外及びアドレ
ス指定例外の検出は抑止される。またＭＣＲＭ＝“０″
またはＭ　ＣＲＭ　”“１”かつＭＣＲＡ＝“１″のと
きは信号線１０５は“０″となり、ＭＣＲＭ＝”Ｏ”で
あれば、主記憶アクセス時点でのプログラム状態語の示
すアクセスモードに従い、ＭＣＲＭ＝、＝“１”かつＭ
ＣＲＡ＝“ＯＩ？であれば、主記憶アクセスはマクロモ
ードとなる直前のプログラム状態語のアクセスモードに
従う。また、線１０５がｉｚ　Ｏ１１である場合は記憶
保護例外及びアドレス指定例外の検出をもとに行う。

第２図は、上記ＭＣＲＭフラグ］、及びＭＣＲＡフラグ
２の状態によるアクセスモードの分類をまとめた図であ
る。ハードウェア領域のアクセスはＭＣＲＭ＝“１″か
っＭＣＲＡ＝”Ｏ”のとき、またはＭＣＲＭ＝”１”か
っＭＣＲＡ＝”１”がつ命令の読み出しのときに行ねれ
、それ以外の場合はラフｌ−ウェア領域のアクセスが行
オ〕れる。

第４回は本発明で用いる新設命令の形式を示した図であ
る。新設命令はハードウェア領域の命令実行手順でのみ
実行され、ソフトウェア領域で本命令が発行されると命
令例外を検出する。第４図（ａ）で示すセット・ソフト
ウェア・エリア・アクセス（ＳＳＡ）は前記命令ＭＣＲ
Ａフラグ２を１１０　ＩＴにセラ１−シ、第４図（ｂ）
で示すリセッ１−・ソフトウェア・エリア・アクセス（
ＲＳ　Ａ）命令はＭＣＲＡフラグ２を“０″にリセット
する命令である。

次に、本発明の特徴であるマクロモード実行中の主記憶
アクセスについて説明する。

ソフトウェア領域のプログラムの実行において特定の複
合命令の検出あるいは特定の事象が検出されると、ＭＣ
ＲＭフラグ１は“１”にセットされ、以降の命令実行が
マクロモードのもとで実行されることを示す。ＭＣＲＭ
フラグ】が１７１　ｔｐである時は、第２図に示すよう
に、命令の読み出しは実アドレスで主記憶より行われ、
記憶保護例外及びアドレス指定例外の検出は抑止される
。オペランドのアクセスモードはＭＣＲＡフラグ２に示
す値によって決められ、マクロモード中でソフト・ウェ
ア領域をアクセスしようとする場合は、第４図Ｃａ＞に
示すＳＳＡ命令を発行することによりＭＣＲＡフラグ２
が１４１　ＩＩにセラ１−されると、信号線１０５は“
０″となり、オペランドアクセスはマグロモード実行前
のプログラム状態語のアクセスモードに従って行わ九る
。一方、逆にマクロモード中でハードウェア領域をアク
セスしようとする場合は、第４図（ｂ）に示すＲ８Ａ命
令を発行することによりＭＣＲＡフラグ２を１／　Ｏ１
１にリセッ１−する。ＭＣＲＡフラグ２がＬｌ　□Ｉｆ
にリセッｌ−されると、信号線１０５は１１１　ＩＴど
なり、オペランドアクセスは実アドレスで行われる、こ
のように、マクロモード中のオペランドアクセスは、Ｓ
ＳＡ命令及びＲＳ　Ａ命令によってセット、リセットさ
れるＭ（４Ａフラグ２によりアクセスモードが決められ
る。このため、マクロモード中でＳＳＡ命令が発行され
ると、以降の命令のオペランドアクセスはＲＳＡ命令が
発行されるまでソフトウェア領域に対してのみ行われ、
逆に一艮Ｒ５Ａ命令が発行されると、以降の命令のオペ
ランドアクセスはＳＳＡ命令が発行されるまでハードウ
ェア領域に対してのみ行われる。これはＳＳＡ命令とＲ
８Ａ命令の間の命令のオペランドアクセスモードは、オ
ペランドアクセスの度に変化することなく一意に定まる
ことを意味し、先行制御を有する情報処理装置において
もアクセスモードのオーバーラツプは起こり得ない。

ただＳＳＡ命令及びＲ８Ａ命令の発行から次の命令のオ
ペランドアクセスまではマクロモード切り替えのために
シリアルに命令の処理を行う必要があり、頻繁にアクセ
スモードの切り替えを行うと先行制御の効果が薄れる恐
れがある。しかし、マクロモードで実行される処理はソ
フトウェア領域のプログラムに対して１つの複合命令あ
るいは１つの割込み処理として提供されるため、ソフト
ウェア領域のオペランドアクセスはマクロモード実行中
の最初及び最後に為され、しかも連続して行われること
が多いことから、アクセスモードの切り替えによるオー
バヘッドは少ない。

〔発明の効果〕

以上述べたように本発明によれば、マクロモード中のオ
ペランドアクセスモードの切り替えを、特定の命令によ
りセラ１−、リセット可能な１ビツトのモードフラグに
よって行うため、アクセスモードを指定する際にオペラ
ンドアドレス情報の一部を制限することなく、また先行
制御を有する情報処理装置においてもアクセスモードの
オーバラップが無いため、簡単な論理によってアクセス
モードの制御が行えるという効果がある。

【図面の簡単な説明】

第１図は本発明による主記憶アクセス制御手段の一実施
例の構成図、第２図は主記憶アクセスモードの動作種類
を表わす図、第３図は主記憶の分割図、第４図はアクセ
スモードを指定する命令形式を示す図である。 １・・・マクロモードフラグ用フリップフロップ、２・
・・マクロモードアクセスフラグ用フリップフロツブ、
　３・・・ＡＮＤゲーｌ−１ １０１〜１１５・・・信号線６ 代理人弁理士　　小　川　勝　男パ］ゝ−（・・′） ＼＋。

Claims (1)

【特許請求の範囲】
1. （１）主記憶装置のソフトウェア領域にはプログラムを
   、またハードウェア領域には特定の複合命令を処理する
   ときあるいは特定の事象が生起したときに実行される命
   令実行手順の列をそれぞれ格納する情報処理装置におい
   て、前記命令実行手順の列を構成する特定の命令により
   セット、リセットできるアクセスモードフラグを設け、
   前記命令実行手順の列がオペランドアクセスを行う場合
   、前記アクセスモードフラグに従って選択された第１ま
   たは第２のアクセスモードで主記憶装置をアクセスし、
   前記第１のアクセスモードでは実アドレスでアクセスす
   るとともに記憶保護を禁止し、前記第２のアクセスモー
   ドでは前記命令実行手順の列に制御が渡る直前のプログ
   ラム状態語のモードに従ってアクセスすることを特徴と
   するメモリアクセスモード切替え方式。