JPH01316826A

JPH01316826A - レジスタファイルアドレス回路

Info

Publication number: JPH01316826A
Application number: JP14821388A
Authority: JP
Inventors: Tatsuo Owada; 達男大和田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-06-17
Filing date: 1988-06-17
Publication date: 1989-12-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、マイクロプロセッサに係わり、特に割り込み
などをマスクするマスク値に設定されたビット数に従っ
て汎用レジスタを読み出すレジスタファイルアドレス回
路に関する。

〔従来の技術〕

半導体集積回路技術の急速な進歩に支えられ、マイクロ
プロセッサも現在は３２ビツトの時代になり、その内部
機構も複雑化してきている。これらのマイクロプロセッ
サの構成は、基本的にはメモリから命令を取り出して解
読する命令解読部と、これを制御部により制御されて実
行し、かつ操作対象のアドレスを計算し、バス制御部を
介して外部装置に対して読み書き動作を行う実行部とを
有している。また、この実行部に対してデータやアドレ
スを一時的に保持する汎用レジスタを有する。

この汎用レジスタの内容を読み出すためにレジスタファ
イルアドレス回路が用いられる。

ところで、このようなレジスタファイルアドレス回路は
、従来、特定の割込要求などをマスクするために用いら
れるマスク値に対して、これらが１ビツトずつ設定され
ているか否かを調べるようにしていた。そして、もし設
定されているときは、その設定ビットに対応する汎用レ
ジスタの番号を、この汎用レジスタを格納するレジスタ
ファイルに示し、汎用レジスタを読み出すようにしてい
た。

第３図および第４図は、このような従来のレジスタファ
イルアドレス回路を示し、第５図はその処理手順を示し
ている。

第３図において、マスク値レジスタ１１はマスク値１２
を格納し、このマスク値１２は、第１ビット１２．　　
と、第２ビツト１２２、第３ビツト１２３、第４ピツ）
　１２４　の合計４ビツトで構成されている。この第３
図では、第１ピツト１２、は１、第２ビツト１２２はＯ
１第３ビット１２３は１、第４ビツト１２４　は０にし
である。マスク値レジスタ１１からは、マスク値１２の
それぞれのビット内容が、出力マスク値１３１．１３□
、ＩＬ　、１３＜　　として図示しない処理回路に送ら
れ、そこで、後に説明するように、マスク値１２のそれ
ぞれのビット内容がチエツクされ、検出される。この検
出信号１５は、第４図に示したようにレジスタ選択回路
１７に入力される。この検出信号１５には検出したビッ
ト内容に対応する汎用レジスタ１９．．１９２．１９３
．１９．　の番号が含まれており、これがレジスタ選択
回路１７に設定される。汎用レジスタ１９．．１９２．
１９３．１９４　はレジスタファイル２１に格納されて
いる。上記の検出信号１５を設定されたレジスタ選択回
路１７は、レジスタファイル２１に選択信号２２を送出
し、これから対応する汎用レジスタを読み出す。

次に、第５図により動作を説明する。

マスク値レジスタ１１から出力マスク値１３゜〜１３．
が図示しない処理回路に送出され、ここでそれぞれのビ
ット内容が０かｌかがチエツクされ、検出される。この
処理回数は、マスク値レジスタ１１に格納されたマスク
値に対応してＮ回であるが、ここでは４回とされる。そ
こで第５図のステップ■ではＮが初期化され、ステップ
■で図示しない処理回路によりＮが４か否かが判定され
る。この場合Ｎが４でないので、ステップ■でマスク値
、の第Ｎビットの内容がチエツクされる。そして、その
内容が１のときは、ステップ■でレジスタ選択回路１７
にマスク値１２の第Ｎビットに対応した汎用レジスタの
番号を設定する。さらにステップ■で、レジスタファイ
ル２１から該当する汎用レジスタが読み出される。ステ
ップ■でＮの値を１つ増分してステップ■に戻る。ステ
ップ■で第Ｎビットの内容が１でないときは、ステップ
■に移る。以上の動作は、Ｎが４に達するまで反復され
る。ステップ■でＮが４になったら、動作は終了する。

〔発明が解決しようとする課題〕

このように、従来のレジスタファイルアドレス回路は、
マスク値を１ビツトずつチエツクしなければならず、処
理時間が長くなるという問題があった。

そこで本発明の目的は、マスク値中に設定されているビ
ット数を数え、このビット数に対応して汎用レジスタ番
号を出力させることにより、簡単でしかも高速に汎用レ
ジスタを読み出すことができるレジスタファイルアドレ
ス回路を提供することにある。

〔課題を解決するための手段〕

本発明のレジスタファイルアドレス回路は、割り込みな
どをマスクするためのマスク値を格納する複数のマスク
値レジスタと、これらのマスク値レジスタの各々に格納
された上記マスク値中に設定されているビット数を数え
るビット数カウンタ回路と、上記マスク値中に設定され
ているそれぞれのビットに対応する複数の汎用レジスタ
を格納するレジスタファイルと、上記複数のマスク値し
ジスタに格納されたマスク値中にビットが設定されてい
るか否かを検出し、もし設定されているときは、そのビ
ットに対応する汎用レジスタの番号を出力する複数のレ
ジスタ番号回路と、これらのレジスタ番号回路のうち、
上記汎用レジスタの番号を出力しているものだけを選択
し、それらの番号を順次出力し、上記レジスタファイル
に、この選択した番号に従ってその格納する汎用レジス
タを上記ビット数カウンタ回路で数えたビット数の回数
だけ読み出させる、レジスタ選択回路とを具備している
。

従って、本発明によるレジスタファイルアドレス回路を
用いると、ビット数カウンタ回路は、マスク値中に設定
されたビット数を数え、レジスタ番号回路は、これらの
設定されたビットに対応した汎用レジスタの番号を発生
する。そして、レジスタ選択回路は、上記レジスタ番号
回路のうち、汎用レジスタの番号を出力しているものだ
けを選択し、それらの番号を順次出力し、上記レジスタ
ファイルに、この選択した番号に従って、その格納する
汎用レジスタを、上記ビット数カ９７２回路で数えたビ
ット数の回数だけ読み出させる。これにより、従来と異
なり処理手順が簡単になり、高速で目的の汎用レジスタ
を読み出すことができる。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第１図は本実施例のレジスタファイルアドレス回路を表
わしたブロック図、第２図はその処理手順を示す流れ図
である。第３図および第４図と同一部分には同一の符号
を付しており、これらの説明を適宜省略する。

第１図において、マスク値レジスタ１１に格納されたマ
スク値１２は、第１〜第４ビツト１２１〜１２４の合計
４ビツトで構成される。従来例と同様に、第１ビツト１
２１　は１、第２ビツト１２２は０、第３ビツト１２３
は１、第４ビツト１２４　は０にしである。マスク値レ
ジスタ１１からの出力マスク値１３．．１３２．１３３
．１３．　　は、データ信号線２５〜２８を介して、ビ
ット数カウンタ回路３０およびレジスタ番号回路３２〜
３５に送出される。ビット数カウンタ回路３０は、マス
ク値レジスタ１１からの出力マスク値１３８．１３□、
１３．．１３．　中に設定されているビット数を計数す
る。また、レジスタ番号回路３２〜３５の各々は、マス
ク値レジスタ１１からの出力マスク値１３１．１３２．
１３３．１３．　に対して１ビツトが設定されているか
否かを検出し、設定されているときは、そのビットに対
応する汎用レジス゛りの番号を汎用レジスタ番号情報３
７〜４０としてレジスタ選択回路１７に順次送出する。

レジスタ選択回路１７は、レジスタファイル２１に選択
信号２２を送出し、これから対応する汎用レジスタを読
み出す。この読み出しは、ビット数カウンタ回路３０で
計数したビット数だけ行われる。

次に、第２図により動作を説明する。

まず、レジスタ番号回路３２〜３５は、ビット数カウン
ト回路３０からビット数を読み出し、Ｎとして設定する
（ステップ■）。上記のように、マスク値１２がマスク
値レジスタ１１に設定されると、ビット数カウント回路
３０は、■の数を数えて、ビット数が２であると検出す
る。そして、レジスタ番号回路３２〜３５は、入力され
たビット数Ｎが０か否かを判定する（ステップ■）。０
のときは動作は終了する。

０でないときは、ステップ■に進み、レジスタ選択回路
１７に対し、レジスタ番号回路３２〜３５から順次読み
出される汎用レジスタの番号をレジスタファイル２１に
示すように指示する。ステップ■で、レジスタファイル
２１から汎用レジスタ、例えばレジスタ番号回路３２か
らの場合は、１９、　が読み出される。そしてステップ
■で、ビット数を１だけ減分し、ステップ■に戻り、次
の汎用レジスタを読み出すようにする。この動作はビッ
ト数回だけ反復される。このようにすれば、従来例では
、ビット０に対しても上記動作が繰り返されたが、本実
施例ではその必要がなくなり、動作回数は半分で済むよ
うになる。

〔発明の効果〕

このように、本発明のレジスタファイルアドレス回路は
、マスク値中に設定されているビットの数を計数し、ま
た設定されているビットに対応する汎用レジスタの番号
をレジスタ番号回路が検出、送出し、これによりレジス
タ選択回路は、マスク値中に設定されているビットの数
に対応する回数だけレジスタファイルに、汎用レジスタ
を出力するように指示することにより、処理手順が簡単
になり、かつ高速で目的の汎用レジスタを読み出すこと
ができる効果がある。

【図面の簡単な説明】

第１図は本発明によるレジスタファイルアドレス回路の
一実施例を示すブロック図、第２図はこの実施例の処理
手順を示す流れ図、第３図は従来のマスク値レジスタの
構成図、第４図はこの従来のレジスタ選択回路、レジス
タファイル、および汎用レジスタの構成図、第５図はこ
の従来のレジスタファイルアドレス回路の動作を示す流
れ図である。１１・・・・・・マスク値レジスタ、１７・・・・・・レジスタ選択回路、１９、　〜１９．・・・・・・汎用レジスタ、２１・・
・・・・レジスタファイル、３０・・・・・・ビット数カウント回路、３２〜３５・
・・・・・レジスタ番号回路。

Claims

【特許請求の範囲】割り込みなどをマスクするマスク値を格納する複数のマ
スク値レジスタと、これらのマスク値レジスタの各々に格納された前記マス
ク値中に設定されているビットの数を数えるビット数カ
ウンタ回路と、前記マスク値中に設定されているそれぞれのビットに対
応する複数の汎用レジスタを格納するレジスタファイル
と、前記複数のマスク値レジスタに格納されたマスク値中に
ビットが設定されているか否かを順次検出し、もし設定
されているときは、そのビットに対応する汎用レジスタ
の番号を順次出力する複数のレジスタ番号回路と、これらのレジスタ番号回路のうち、前記汎用レジスタの
番号を出力しているものだけを選択し、それらの番号を
順次前記レジスタファイルに出力し、このレジスタファ
イルに前記ビット数カウンタ回路で数えたビット数の数
だけ、この選択した番号に従ってその格納する汎用レジ
スタを読み出させるレジスタ選択回路とを具備することを特徴とするレジスタファイルアドレ
ス回路。