JPH04225453A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ワード単位でアクセス
されるメモリ装置でのビット単位のデータ処理を行うデ
ータ処理装置で、とくに２次元のイメージを画素の矩形
行列に分解して表現したビットマップグラフィックを高
速に操作するデータ処理装置に関する。

【０００２】

【従来の技術】従来のデータ処理装置としては、たとえ
ば「画像メモリ・アクセスを高速ラスタ演算に変換する
ＬＳＩ」日経バイト、１９８６年４月号、第１０３頁〜
１１５頁に示されている。図３はこの従来のデータ処理
装置の内部ブロック図を示すものであり構成要素として
、１は格納信号であるＬＤＳＲＣ信号に同期して転送元
のデータを格納する第１のソースレジスタ、２は第２の
ソースレジスタで、第１のソースレジスタ１に新たなデ
ータが格納されるとき、以前に第１のソースレジスタ１
に格納されていたデータを格納する。３はバレルシフタ
で第１，第２のソースレジスタ１，２のデータを入力し
転送先のデータのワード境界に整合した１ワード分のデ
ータを出力する。４はバレルシフタに対してシフト量を
指示するシフト量レジスタである。５は転送先のワード
にすでに書込まれているデータを格納するデスティネー
ションレジスタで格納信号ＬＤＤＳＴに同期してデータ
を格納する。６は演算器でバレルシフタ３の出力、デス
ティネーションレジスタ５の出力、および固定パターン
を格納するパターンレジスタ７の出力の３つの出力デー
タの間で演算レジスタ８によって指定される演算を行う
演算器。９はデスティネーション選択回路でマスクレジ
スタ１０からのビット指定情報にしたがって演算器６の
出力か、デスティネーションレジスタ５の出力か、を選
択して出力信号ＯＥに同期してデータバスＤＴ上に転送
すべきデータを出力する。

【０００３】以上のように構成された従来のデータ処理
装置においては、転送に先立って、各制御レジスタの設
定が必要で、転送元データのワード境界と転送先データ
のワード境界のビット位置補正のためのシフト量を算出
しシフト量レジスタ４に設定する。また、パターンレジ
スタ７には転送で使用するパターンを、演算レジスタ８
には転送元データと転送先データ間で行う演算コードを
、マスクレジスタ１０には転送先の左端のワード内での
転送ビットを示すマスク情報を設定する。その後、ＬＤ
ＳＲＣ信号により第１のソースレジスタ１に１ワード分
の転送元データを格納し、第２のソースレジスタ２は第
１のソースレジスタ１の直前の内容を格納しており、隣
り合った２ワード分の転送元データをバレルシフタ３に
出力する。バレルシフタ３はシフト量レジスタ４によっ
て指定された位置から１ワード分のデータを出力するこ
とで転送先のワード境界に整合したデータを発生する。 デスティネーションレジスタ５は、変更前の目的とする
転送先のデータを１ワード分格納する（ＬＤＤＳＴ信号
に同期）。演算器６はバレルシフタ３の出力と、デステ
ィネーションレジスタ５の出力と、必要によってはパタ
ーンレジスタ７の出力間で、演算レジスタ８によって指
定された演算を行う。デスティネーション選択回路９は
、転送先ワードの内で変更すべきビット位置を“０”で
示すマスクレジスタ１０のマスク情報にしたがい、マス
ク情報が“０”のビットは演算器６の出力が、マスク情
報が“１”のビットはデスティネーションレジスタ５の
出力を選択して、データバスＤＴ上にＯＥ信号に同期し
て出力する。以降、ＬＤＳＲＣ信号の発生により転送元
データの読込み、ＬＤＤＳＴ信号の発生により転送先デ
ータの読込み、ＯＥ信号の発生より転送先データの書込
みの動作が順次繰返され、１行の最終ワード（右端）で
は、対応するマスク情報にマスクレジスタ１０の内容を
変更しデータ転送を行う。

【０００４】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、マスクレジスタ１０が１つのため、各行
の転送での左端のワードを転送する場合と、右端のワー
ドを転送する場合にマスクレジスタ１０の設定をその都
度行う必要があるため時間がかかることと、ソースレジ
スタが１ワードの構成のためソースの読込みとデスティ
ネーションへの読込み／書込みを繰り返し行う必要があ
り、アドレスが不連続なメモリ空間へのアクセスが行わ
れるためページモードなどの高速なメモリアクセスモー
ドが使用できないという問題点を有していた。

【０００５】本発明は上記問題に留意し、ワード単位で
アクセスする高速なデータ処理装置を提供することを目
的とする。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するために、転送元の連続したデータを読込み順に格納
する第１，第２のソースレジスタと、第１，第２のレジ
スタに格納された２ワード分のデータを入力とし転送先
のデータのワード境界に整合した１ワード分のデータを
出力するバレルシフタと、このバレルシフタの出力を連
続して格納するレジスタ群と、転送先のワードにすでに
書込まれているデータを格納するデスティネーションレ
ジスタと、前記レジスタ群の先頭データとデスティネー
ションレジスタに格納されたデータ間で指定された演算
を行う演算器と、転送先の左端のワードでの演算有効ビ
ット列を示す第１のマスクレジスタと、右端のワード内
での演算有効ビット列を示す第２のマスクレジスタと、
ワード内のビット位置を示す信号をデコードするデコー
ダと、第１，第２のマスクレジスタおよびデコーダの各
出力のうち１つを選択するマスク信号選択回路とを具備
し、このマスク信号選択回路からの出力にしたがってワ
ード内の各ビットのデータを演算器の出力か、デスティ
ネーションレジスタの出力か、を選択する選択手段を有
するデータ処理装置である。

【０００７】

【作用】上記構成の本発明のデータ処理装置は、第１，
第２のマスクレジスタとワード内のビット位置を示す記
号をデコードするデコーダを設けることにより、各ライ
ンでの転送時に左端の端の転送時には第１のマスクレジ
スタの内容を使用し、右端のワードの転送時には第２の
マスクレジスタの内容を使用することで、転送に先立っ
て各レジスタ１回だけのマスク設定で矩形領域の転送が
行える。

【０００８】

【実施例】（実施例１） 図１は本発明の第１の実施例におけるデータ処理装置の
内部ブロック図を示すものである。図１に示すようにそ
の構成要素として、１１は格納信号ＬＤＳＲＣ信号に同
期して転送元のデータを格納する第１のソースレジスタ
、１２は第２のソースレジスタで、第１のソースレジス
タ１１に新たなデータが格納されるとき、以前に第１の
ソースレジスタ１１に格納されていたデータを格納する
。１３はバレルシフタで第１，第２のソースレジスタ１
１，１２のデータを入力し転送先のデータのワード境界
に整合した１ワード分のデータを出力する。１４はバレ
ルシフタに対してシフト量を指示するシフト量レジスタ
である。１５は転送先のワードにすでに書込まれている
データを格納するデスティネーションレジスタで格納信
号ＬＤＤＳＴに同期してデータを格納する。１６は演算
器でバレルシフタ１３の出力データとデスティネーショ
ンレジスタ１５の出力データの間、また必要に応じては
固定パターンを格納するパターンレジスタ１７のデータ
も使用して、演算レジスタ１８によって指定される演算
を行う演算器、１９は選択手段としてのデスティネーシ
ョン選択回路で、後記のセレクタ２３からのビット指定
情報にしたがって演算器１６の出力かデスティネーショ
ンレジスタ１５の出力かを選択して出力信号ＯＥに同期
してデータバスＤＴ上に転送すべきデータを出力する。 ２０は矩形領域転送での転送先の左端のワード内で変更
すべきビット位置を示す第１のマスクレジスタ、２１は
矩形領域転送での転送先の右端のワード内で変更すべき
ビット位置を示す第２のマスクレジスタ、２２はワード
内のビット位置を示すアドレス情報ＡＤＲをデコードす
るデコーダ、２３は外部からの選択信号により第１のマ
スクレジスタ２０，第２のマスクレジスタ２１，デコー
ダ２２の出力のうちどれかをビット指定情報としてデス
ティネーション選択回路１９に出力し、選択信号が入力
されない場合は全てのビットに対し、“０”を出力する
セレクタである。

【０００９】つぎに本実施例のデータ処理装置について
、以下その構成要素の関連と動作を説明する。矩形領域
の転送の場合は転送先の左端のワードでの変更すべきビ
ット列を示すマスク情報を第１のマスクレジスタ２０に
、右端のワードでの変更すべきビット列を示すマスク情
報を第２のマスクレジスタに設定する。たとえば、矩形
を左上から右下へ転送する場合、各行の先頭では第１の
マスクレジスタ２０を選択するように、各行の最後では
第２のマスクレジスタ２１を選択するように転送動作と
同期して選択信号を発生する。

【００１０】以上のように本実施例によれば、矩形領域
転送での左端のワードでのマスク用、右端でのマスク用
に専用のレジスタ設け、必要に応じて切り換えて使用す
ることにより、転送途中でのマスクレジスタの設定が不
要となる。

【００１１】また、ワード内のビット位置を示すアドレ
ス情報をデコードするデコーダを内蔵することでワード
内の１ビットを指定してデータを変更することができる
ため、矩形領域転送のみならず、１ビット幅の直線や円
発生も高速に行える。

【００１２】（実施例２）図２は本発明の第２の実施例
におけるデータ処理装置の内部ブロック図である。図２
に示すように図１の実施例と同様の機能を有するものは
同符号を付して示している。１１は第１のソースレジス
タ、１２は第２のソースレジスタ、１３はバレルシフタ
、１４はシフト量レジスタ、１５はデスティネーション
レジスタ、１６は演算器、１７はパターンレジスタ、１
８は演算レジスタ、１９はデスティネーション選択回路
、２０は第１のマスクレジスタ、２１は第２のマスクレ
ジスタ、２２はデコーダ、２３はセレクタであり、以上
は図１の構成と同様なものである。図１の構成と異なる
のは、転送元のデータが格納されている第１のメモリ空
間と接続した第１のデータバスＳＤＴと、転送先のデー
タが格納されている第２のメモリ空間と接続した第２の
データバスＤＤＴと独立したデータバスを設けたことと
、バレルシフタ１３の出力を連続して格納するレジスタ
群としてのソースデータＦＩＦＯ３０を設けた点である
。

【００１３】上記のように構成された第２の実施例のデ
ータ処理装置について、以下その構成要素の関連と動作
を説明する。ソースデータＦＩＦＯ３０は、複数ワード
の容量を持つＦＩＦＯ（先入れ先出し）装置で、ＬＤＳ
ＲＣ信号に基づく転送元データの読込みに同期してバレ
ルシフタ１３の出力が順番に書込まれ（ＷＴ）、転送先
へのデータの書込み（ＯＥ）に同期して読出される（Ｒ
Ｄ）。

【００１４】以上のように、本実施例によれば、バレル
シフタの出力を連続して格納するソースデータＦＩＦＯ
３０を設けたことで、複数ワード連続した転送データの
読込みを連続して行うことや複数ワード連続した転送先
へのデータ書込みを連続して行うことができる。また、
転送元，転送先メモリ空間毎に独立したデータバスを設
けたことで、転送元からのデータの読込みと、転送先の
データ変更が並行して実行できる。なお、第２の実施例
において各制御レジスタへの設定は第２のデータバスＤ
ＤＴを介して行う場合を示したが、第１のデータバスＳ
ＤＴを介してもよく、また独立したバスで実現してもよ
い。

【００１５】

【発明の効果】以上説明より明らかなように、本発明の
データ処理装置は第１，第２のマスクレジスタと、ワー
ド内のビット位置を示す記号をデコードするデコーダを
設けることにより、各ラインでの転送時に左端の端の転
送時には第１のマスクレジスタの内容を使用し、右端の
ワードの転送時には第２のマスクレジスタの内容を使用
することで、ワード単位でアクセスされるメモリ装置で
のビット単位のデータ処理を高速に行うことができ、そ
の実用的効果は大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施例のデータ処理装置の内部
ブロック図

【図２】本発明の第２の実施例のデータ処理装置の内部
ブロック図

【図３】従来のデータ処理装置の内部ブロック図

【符号の説明】

１１　　第１のソースレジスタ １２　　第２のソースレジスタ １３　　バレルシフタ １４　　シフト量レジスタ １５　　デスティネーションレジスタ １６　　演算器 １７　　パターンレジスタ １８　　演算レジスタ １９　　デスティネーション選択回路 ２０　　第１のマスクレジスタ ２１　　第２のマスクレジスタ ２２　　デコーダ ２３　　セレクタ ３０　　ソースデータＦＩＦＯ

Claims (2)

【特許請求の範囲】
1. 【請求項１】転送元の連続したワードのデータを読込み
   順に格納する第１，第２のソースレジスタと、前記第１
   ，第２のレジスタに格納された２ワード分のデータを入
   力とし転送先のデータのワード境界に整合した１ワード
   分のデータを出力するバレルシフタと、前記転送先のワ
   ードにすでに書込まれているデータを格納するデスティ
   ネーションレジスタと、前記バレルシフタの出力と前記
   デスティネーションレジスタに格納されたデータ間で指
   定された演算を行う演算器と、前記転送先の左端のワー
   ドでの演算有効ビット列を示す第１のマスクレジスタと
   、右端のワードでの演算有効ビット列を示す第２のマス
   クレジスタと、前記ワード内のビット位置を示す信号を
   デコードするデコーダと、前記第１，第２のマスクレジ
   スタ、および前記デコーダの出力のうち１つを選択する
   マスク信号選択回路とを具備し、前記マスク信号選択回
   路からの出力にしたがってワード内の各ビットのデータ
   を前記演算器の出力か、前記デスティネーションレジス
   タの出力か、を選択する選択手段を有するデータ処理装
   置。
2. 【請求項２】転送元のデータが格納されている第１のメ
   モリ空間と接続した第１のデータバスと、前記第１のデ
   ータバスからの連続したワードのデータを読込み順に格
   納する第１，第２のソースレジスタと、前記第１，第２
   のレジスタに格納された２ワード分のデータを入力とし
   転送先のデータのワード境界に整合した１ワード分のデ
   ータを出力するバレルシフタと、前記バレルシフタの出
   力を連続して格納するレジスタ群と、前記転送先のデー
   タが格納されている第２のメモリ空間と接続した第２の
   データバスと、前記第２のデータバスから読込んだ前記
   転送先のワードにすでに書込まれているデータを格納す
   るデスティネーションレジスタと、前記デスティネーシ
   ョンレジスタに格納されたデータと前記レジスタ群の先
   頭データ間で指定された演算を行う演算器と、前記転送
   先のワードでの演算有効ビット列を示すマスクレジスタ
   と、前記マスクレジスタのマスク信号にしたがってワー
   ド内の各ビットのデータを演算器の出力か、前記デステ
   ィネーションレジスタの出力か、を選択する選択手段と
   を具備し、前記選択手段の出力が前記第２のデータバス
   に出力されるようにしてなるデータ処理装置。