JP2771350B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理装置、特にコ
ンピューターディスプレイやプリンタなどに図形を描画
する装置における、画像処理装置に利用する。

【０００２】

【従来の技術】ビットマップイメージを記憶するグラフ
ィクスメモリを用いたグラフィクスシステムにおいて、
グラフィクスイメージ上の任意の形の領域（転送元領
域）を別な領域（転送先領域）に転送するイメージデー
タ転送は、ウインドウなどに代表されるグラフィカルユ
ーザーインターフェイスが広く用いられるようになった
ため、使用頻度が高くなり、また高速な処理が要求され
ている。

【０００３】ここで、イメージデータ転送といった場
合、次の二つの種類が通常用いられている。一つは、イ
メージ上で矩形の転送元領域（以下、ソース矩形領域と
いう。）のデータを矩形の転送先領域（以下、ディスト
ネーション矩形領域という。）へ転送、または転送元領
域のデータと転送先領域のデータとの間でビットごとの
演算を行いその結果をディストネーション領域に転送す
る２オペランドコピーと、二つ目は、前述の二つの矩形
領域に加えもうひとつの矩形の転送元領域（以下、マス
ク矩形領域という。）を用い、マスク矩形領域によって
指定された領域のみソース領域からディストネーション
領域へデータ転送、または前記二つの領域のデータとの
間で何らかのビット演算を行い、その結果をディストネ
ーション領域に転送する３オペランドコピーである。３
オペランド個を用いると、矩形領域内で任意の形のデー
タ転送ができる。

【０００４】ここで、図６、図７および図８を用いて、
ソース領域のデータとディストネーション領域のデータ
とでビットごとの論理積等の演算を行い、ディストネー
ション領域へ転送する、３オペランドコピーの処理方法
例を説明する。

【０００５】図６（ａ）、（ｂ）および（ｃ）はイメー
ジ上で前述の三つの領域、ソース領域６０１、マスク領
域６１１、およびディストネーション領域６２１と、画
像処理装置が処理の対象とする、ソース矩形領域６０
２、ソース矩形領域ワード６０３、マスク矩形領域６１
２、マスク矩形領域ワード６１３、ディストネーション
矩形領域６２２およびディストネーション矩形領域ワー
ド６２３の関係を表したものである。

【０００６】図の中の方形の箱は、一つのアドレスで示
されるグラフィクスメモリの複数個のビットの集まりで
ワード６３１である。本例では１ワードはＮビットで構
成されているとする（Ｎ≧１）。ワードの中の１ビット
は、イメージ上の一つのドットに対応しているので、一
つのワードが表す領域は、横Ｎドット、縦１ドットとな
る。またワードの最上位ビットが左端のドットにあた
る。アドレスが一つ増える度に、そのアドレスが示すワ
ードは一つ右隣に移る。ただし、ワードが画面からはみ
でた場合は１ライン下の右端のワードに移ることとす
る。

【０００７】本例において、ソース領域６０１、マスク
領域６１１およびディストネーション領域６２１は、イ
メージ上で同じ大きさ、同じ形とする。また、ソース矩
形領域６０２、マスク矩形領域６１２およびディストネ
ーション矩形領域６２２は、それぞれ、ソース領域６０
１、マスク領域６１１およびディストネーション領域６
２１を完全に包含できる矩形の領域で、三つの矩形領域
は同じ大きさである。

【０００８】マスクは、領域内と領域外の区別をするデ
ータを持っている。すなわち、マスク矩形領域におい
て、マスク領域内のビットは「Ｈ」レベル、マスク領域
外のデータは「Ｌ」レベルとなっている。

【０００９】ソース矩形領域ワード６０３は、ソース矩
形領域６０２のデータを含むワードである。マスク矩形
領域ワード６１３およびディストネーション矩形領域ワ
ード６２３も同様である。

【００１０】ソース矩形領域開始アドレスは、イメージ
上で左上隅のソース矩形領域ワード６０３を示すアドレ
スである。マスク矩形領域開始アドレスおよびディスト
ネーション矩形領域開始アドレスも同様である。

【００１１】また、ソース矩形領域開始ビット数６０４
は、イメージ上でソース矩形領域６０２の左上隅にあた
るデータが、それが含まれているワードの何ビット目に
あたるか示す値で、１≦ソース矩形領域開始ビット数≦
Ｎの関係があるマスク矩形領域開始ビット数６１４およ
びディストネーション矩形領域開始ビット数６２４もマ
スク領域６１１およびディストネーション領域６２１に
対してそれぞれ同様に定義する。矩形領域開始ビット
は、三つの領域で、それぞれ違う。このため、後で説明
する、バレルシフト量発生器とバレルシフタとが必要と
なってくる。

【００１２】図７はかかる３オペランドコピーの従来例
を示すブロック構成図である。

【００１３】図７において、転送元領域一時格納装置７
０１およひ７０２は、二つのレジスタを含み構成され
る。すなわち、転送元領域一時格納装置７０１は、ソー
ス矩形領域ワード６０３を一時格納するソースレジスタ
Ａ７０３と、ソースレジスタＢ７０４とを含み、転送元
領域一時格納装置７０２は、マスク矩形領域ワード６１
３を一時格納するマスクレジスタＡ７０５とマスクレジ
スタＢ７０６とを含む。

【００１４】アドレス発生器３２２は、ソース矩形領域
ワードを示すソースアドレス、マスク矩形領域ワードを
示すマスクアドレス、ディストネーション矩形領域ワー
ドを示すディストネーションアドレスを記憶する装置を
持つ。３オペランドコピー実行中、矩形領域のアドレス
更新のたびに、アドレスは一つインクリメントされ、そ
れぞれの矩形領域における一つ右側のワードを示すよう
になる。ただし、更新の結果、矩形領域ワードから出て
しまったら、一段下の最も左側のワードを示す。

【００１５】ソースバレルシフタ１１およびマスクバレ
ルシフタ３１１は、それぞれソースレジスタＡ７０３お
よびマスクレジスタＡ７０５に格納されるデータを上位
側、ソースレジスタＢ７０４およびマスクレジスタＢ７
０６に格納されるデータを下位側とした２ワード分（２
Ｎビット）のビット列を、それぞれバレルシフト量１０
および３１０ビット分だけ左回転シフトさせ、その上位
側１ワード分を出力する機能を持つ。つまり、バレルシ
フト量をｋビットとすると、ソースレジスタＡ７０３お
よびマスクレジスタＡ７０５の下位Ｎ−Ｋビットを上位
側、ソースレジスタＢ７０４およびマスクレジスタＢ７
０６の上位Ｋビットを下位側とした、Ｎビット（０≦＜
Ｎ）を出力する。

【００１６】メモリ制御信号発生器２０は、シーケンサ
７２４の制御により、グラフィクスメモリ３へのメモリ
制御信号を発生する。

【００１７】ラスタ演算器３１７は、ソースレジスタ１
２のデータと、ディストネーションレジスタ１４のデー
タとのビットごとの論理積等の演算を行う。ただし、マ
スクレジスタ３１２に格納されているデータかマスクデ
ータ１９が「Ｌ」レベルになっているビットは演算は行
われず、演算結果はディストネーションレジスタ１４の
値と同じになる。

【００１８】マスクデータ発生器１８は、ディストネー
ション矩形領域ワード６２３内にあるディストネーショ
ン矩形領域６２２外のデータを保存するため設定される
マスクデータ１９を発生する。ラスタ演算器３１７が演
算するとき、ディストネーション矩形領域ワード６２３
内にディストネーション矩形領域６２２外のデータがあ
った場合、マスクデータ１９はそこに該当するビットの
み「Ｌ」レベルとなってマスクデータ発生器１８より出
力される。

【００１９】次に、本従来例の動作について図８の処理
手順を示す流れ図に従って説明する。

【００２０】処理４０１にて、３オペランドコピーに必
要な初期パラメータが各ブロックに設定される。このと
き、アドレス発生器３２２のソースアドレスはソース矩
形領域開始アドレス、マスクアドレスはソース矩形領域
開始アドレス、ディストネーションアドレスはディスト
ネーション矩形領域開始アドレスが、設定される。

【００２１】次に、処理８０１にて、ソースレジスタＡ
７０３はソースレジスタＢ７０４のデータを格納し、そ
ののちにソースアドレスが示す、ソース矩形領域ワード
のデータがソースレジスタＢ７０４に読み込まれる。こ
の後、もし読み込まれたデータが矩形領域の左端のワー
ドであってかつ、ソース矩形領域開始ビット数６０４が
ディストネーション矩形領域開始ビット数６２４より等
しいか大きかったら、ソース矩形領域アドレスは更新さ
れ、ソースレジスタＡ７０３にソースレジスタＢ７０４
の値が、ソースレジスタＢ７０４にソースアドレスが示
すワードが格納される。

【００２２】次に、処理８０２にて、ソースレジスタＡ
７０３およびＢ７０４のデータがソースバレルシフタ１
１を通してソースレジスタ１２に格納される。このとき
のバレルシフト量Ｓは、 （ソース矩形領域開始ビット数６０４）≧（ディストネ
ーション矩形領域開始ビット数６２４）のとき、 Ｓ＝（ソース矩形領域開始ビット数６０４）−（ディス
トネーション矩形領域開始ビット数６２４） （ソース矩形領域開始ビット数６０４）＜（ディストネ
ーション矩形領域開始ビット数６２４）のとき、 Ｓ＝Ｎ−（ディストネーション矩形領域開始ビット数６
２４）−（ソース矩形領域開始ビット数６０４） となる。

【００２３】次に、処理２０３にて、ソース矩形領域ア
ドレスが更新される。

【００２４】以上、処理８０１、８０２および２０３に
て、ソース矩形領域ワードのデータを１ワード分だけ、
ソースレジスタ１２に格納したことになる。同様に、マ
スク矩形領域ワードについても、処理８０１、８０２お
よび２０３の代わりに、処理８０３、８０４および４０
３が行われる。

【００２５】次に、処理２０７にて、ディストネーショ
ンアドレスが示すディストネーション矩形領域ワード６
２３がディストネーションレジスタ１４に格納される。

【００２６】以上の作業で、ソースレジスタ１２、マス
クレジスタ３１２およびディストネーションレジスタ１
４に、イメージ上で同じ位置にあたる、ソース矩形領域
データ、マスク矩形領域データおよびディストネーショ
ン矩形領域データが、格納される。

【００２７】次に、処理４０８にて、ラスタ演算器３１
７において、ソースレジスタ１２、マスクレジスタ３１
２およびディストネーションレジスタ１４のデータと、
マスクデータ１９とを用いて演算が行われる。演算結果
は、処理２０９にて、ディストネーションアドレスが示
すディストネーション矩形領域に書き込まれる。そし
て、次に、処理２１０にて、ディストネーションアドレ
スが更新される。

【００２８】以上で１ワード分のデータの３オペランド
コピーが完了する。次に、処理２１３にて、全矩形領域
データ転送がなされたかどうか判定が行われ、もしなさ
れていなかったら、再び処理４０１に処置が移る。前部
なされていたら、終了となる。以上の処理で、３オペラ
ンドコピーが完了する。

【００２９】ところで、グラフィクスメモリのアクセス
速度をあげるため、通常のランダムアクセス方法の代わ
りに、ページモードアクセスとよばれるアクセス方法が
広く用いられている。普通、アクセス時のグラフィクス
メモリへの入力アドレスは、行アドレスと列アドレスの
二つに分けられている。ランダムモードアクセス時に
は、一つのワードを読み出す度に、この行アドレスと列
アドレスとを時分割して交互にグラフィクスメモリに与
えているのに対して、ページモードアクセス時には、連
続したアクセスにおいて、もし行アドレスの部分が等し
かったら（ページが同じであったら）、２回目以降のア
クセスには行アドレスの入力を行わず、列アドレスのみ
入力して行っている。このように、ページモードアクセ
スは、行アドレスの入力分の時間がないので、アクセス
速度を５０％以上あげることができる。

【００３０】

【発明が解決しようとする課題】以上説明したように、
従来の画像処理装置におけるイメージデータ転送におい
ては、メモリアクセスの際、ソース矩形領域、マスク矩
形領域およびディストネーション矩形領域と交互に１ワ
ードずつ読み込んでいた。ところで、ソース領域、マス
ク領域、およびディストネーション領域は、グラフィク
スメモリ上で同じページ内には通常存在しないので、ア
クセス方法は、ページモードアクセスより低速なランダ
ムアクセスしか用いられていなかった。そのためメモリ
アクセスが遅くなり、ひいては処理全体の速度も遅くな
る欠点があった。

【００３１】本発明の目的は、前記の欠点を除去するこ
とにより、ページモードアクセスを用いた高速な処理が
行えるイメージデータ転送を行うことができる画像処理
装置を提供することにある。

【００３２】

【課題を解決するための手段】本発明は、グラフィクス
メモリと、このグラフィクスメモリ上の転送元および転
送先アドレスを発生するアドレス発生手段と、前記グラ
フィクスメモリ上の転送元領域から読み出したデータを
一時格納する少なくとも一つの転送元領域一時格納手段
と、この転送元領域一時格納手段に格納された転送元デ
ータと前記グラフィクスメモリ上の転送先データとのビ
ットごとの論理演算を施すビット演算手段と、このビッ
ト演算手段で得られた演算結果を前記グラフィクスメモ
リ上の転送先領域に書き込む手段とを備えた画像処理装
置において、前記転送元領域一時格納手段としてＦＩＦ
Ｏメモリを備え、転送元データの１行分が前記ＦＩＦＯ
メモリに格納されまたは前記ＦＩＦＯが前記転送元デー
タで満杯となるまで、前記転送元データを前記ＦＩＦＯ
メモリに転送し、前記ＦＩＦＯに格納された１行分のデ
ータが転送され、または前記ＦＩＦＯが空になるまで転
送元データと前記転送先データとの論理演算を行ってそ
の論理演算結果を転送先領域に書き込み、前記ＦＩＦＯ
に格納された１行分のデータが転送され、かつまだ転送
元領域に未転送のデータが残っている場合には、この前
記ＦＩＦＯへのデータ転送および論理演算結果の転送先
領域への書き込み動作を繰り返す画像転送制御手段を含
むことを特徴とする。

【００３３】また、本発明は、前記転送元領域一時格納
手段は、前記グラフィクスメモリの転送元領域であるソ
ース領域から読み出したデータを一時格納するソースＦ
ＩＦＯメモリを含む１個の転送元領域一時格納装置であ
ることができる。

【００３４】また、本発明は、前記転送元領域一時格納
手段は、前記グラフィクスメモリの転送元領域から読み
出したデータを一時格納するソースＦＩＦＯメモリを含
む第一の転送元領域一時格納装置と、前記グラフィクス
メモリのもう一つの転送元領域であるマスク領域から読
み出したデータを一時格納するマスクＦＩＦＯメモリを
含む第二の転送元領域一時格納装置との２個の転送元領
域一時格納装置であることができる。

【００３５】

【作用】ＦＩＦＯ（先入れ先出し）メモリは、例えば、
ステージ１〜ステージｋの複数のレジスタ群と、このレ
ジスタ群を制御する制御装置を含み、入力データは、ス
テージｋに書き込まれ順次シフトされてステージ１が読
み出される。またステージ１とステージ２とから二つの
データを同時出力することもできる。これにより、グラ
フィクスメモリの転送元領域からのデータの読み出し
は、レジスタ群が一杯になるまで、ページモードで連続
アクセスが可能となり、イメージデータの転送を高速で
行うことが可能となる。また、ＦＩＦＯに画像データを
格納するときは、転送元データの１行分の格納を完了す
るか、またはＦＩＦＯが満杯になるまで画像データを格
納する。次に、ＦＩＦＯに格納されたデータを論理演算
して転送先領域に転送するときは、転送元領域の１行分
を転送するかまたはＦＩＦＯが空になるまで転送し、１
行分が転送し終わり、かつ転送元領域に未転送のデータ
がある場合は、さらに未転送領域のデータを転送するた
めに動作を繰り返す。１行分が転送し終わっていないの
にＦＩＦＯが空になったときは、さらに転送元領域のデ
ータをＦＩＦＯに格納し、転送先領域への転送の動作を
繰り返す。これにより、ＦＩＦＯの容量が転送元領域の
１行分より少ない場合でも正常に転送ができる。

【００３６】また、画像処理装置が２オペランドコピー
であれば、ソースＦＩＦＯメモリを備え、３オペランド
コピーであれば、ソースＦＩＦＯメモリと、マスクＦＩ
ＦＯの二つを備えればよい。

【００３７】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００３８】図１は本発明の第一実施例を示すブロック
構成図、図２はその処理手順を示す流れ図、図３は本発
明の第二実施例を示すブロック構成図、図４はその処理
手順を示す流れ図、図５は本発明の転送元領域一時格納
装置の一例を示すブロック構成図、および図６（ａ）、
（ｂ）および（ｃ）は本発明で用いるグラフィクスメモ
リの各領域を示す説明図である。

【００３９】まず始めに図５により、ＦＩＦＯメモリを
もちいた本発明の転送元領域一時格納装置について説明
する。

【００４０】図５において、５０１は転送元領域一時格
納装置、５０２はＦＩＦＯメモリ、５０３はＦＩＦＯの
レジスタ群制御装置、５０４は１ワードの幅を持つｋ個
のレジスタ群で、それらのレジスタを出力信号５０６に
近いほうからステージ１、ステージ２、…ステージｋと
呼ぶ。５０５はグラフィクスメモリからレジスタへの入
力信号、５０６はステージ１からソースバレルシフタ５
１１への出力信号、５０７はステージ２からバレルシフ
タ５１１への出力信号、５０８はレジスタ群制御装置５
０３からレジスタ群５０４へ入力されるライト要求信
号、５０９はレジスタ群制御装置５０３からレジスタ群
５０４へ入力されるリード要求信号、５１０はレジスタ
群制御装置５０３からレジスタ群５０４へ入力され、レ
ジスタ群５０４のなかのレジスタを一つ指定するライト
ポインタ、５１２は、レジスタ群５０４に格納されてい
るデータが１個以下の状態のとき、レジスタ群制御装置
５０３からシーケンサへ出力されるＦＩＦＯエンプティ
信号、５１３は、レジスタ群５０４に格納されているデ
ータが満杯になったとき、レジスタ群制御装置５０３か
ら外部へ出力されるＦＩＦＯフル信号、ならびに５１４
は外部からの命令がくる転送元領域一時格納装置制御信
号である。

【００４１】次に、動作について説明を行う。レジスタ
群制御装置５０３は、転送元領域一時格納装置制御信号
５１４を通して外部からライト命令がくると、レジスタ
群５０４にたいして、ライト要求信号５０８を出力す
る。レジスタ群５０４は、ライト要求信号５０８が入力
されると、ライトポインタ５１０が指定するステージ
に、入力信号５０５からのデータを格納する。この後、
レジスタ群制御装置５０３がライトポインタ５１０を１
つインクリメントすることにより、ライトポインタ５１
０の指定はステージＬからステージ（Ｌ＋１）となる
（１≦Ｌ≦ｋ−１）。もし、インクリメントの結果、ラ
イトポインタ５１０の値がｋ＋１になったときは、ＦＩ
ＦＯフル信号５１３をアクティブにする。

【００４２】また、外部からリード命令がくると、レジ
スタ群制御装置５０３はレジスタ群５０４にリード要求
信号５０９を出力する。レジスタ群５０４はリード要求
信号５０９が入力されると、ステージ１とステージ２に
格納されているデータをそれぞれ出力信号５０６および
出力信号５０７を通してソースバレルシフタ５１１へ出
力し、ステージ（Ｌ＋１）のデータをステージ（Ｌ）へ
転送する（ただしｋ−１≧Ｌ≧１）。レジスタ群制御装
置５０３は、この後、ライトポインタ５１０を一つデク
リメントする。このあと、デクリメントの結果ライトポ
インタ５１０が２になったときは、ＦＩＦＯエンプティ
信号５１２をアクティブにする。

【００４３】次に、矩形のソース領域のデータとディス
トネーション領域のデータとビットごとの演算を行い、
再びディストネーション領域へ格納する２オペランドコ
ピーの実施例について図１および図２により説明する。

【００４４】図１において、１は転送元領域一時格納装
置、２は図５のＦＩＦＯメモリ５０２と同じ構造を持
ち、グラフィクスメモリ３のソース矩形領域から読み出
したデータを一時格納するソースＦＩＦＯメモリ、３は
ビットマップイメージを記憶するためのグラフィクスメ
モリ、４はグラフィクスメモリ３と、ソースＦＩＦＯメ
モリ２、ディストネーションレジスタ１４およびラスタ
演算器１７との間でデータのやり取りをするデータ信
号、５は図５で説明した５０６と同じ機能を持つ出力信
号、６は図５で説明した５０７と同じ機能を持つ出力信
号、７は図５のＦＩＦＯエンプティ信号５１２と同じ機
能のソースＦＩＦＯエンプティ信号、８は図５のＦＩＦ
Ｏフル信号５１３と同じ機能のソースＦＩＦＯフル信
号、９はバレルシフト量１０を発生するバレルシフト量
発生器、１０はバレルシフト量、１１は出力信号５およ
び６により入力される図７におけるソースバレルシフタ
１１と同じ機能のソースバレルシフタ、１２はソースバ
レルシフタ１１から出てきたソースデータ１３を一時保
持するソースレジスタ、１４はグラフィクスメモリ３か
ら読み込んできたディストネーションデータを格納する
ディストネーションレジスタ、１７はソースレジスタ１
２のデータ１６と、ディストネーションレジスタ１４の
データ１５と、マスクデータ１９とのビットごとの演算
を行うラスタ演算器、２０はグラフィクスメモリ３に対
しリード／ライトのためのメモリ制御信号２１を発生す
るメモリ制御信号発生器、２２はソースとディストネー
ションのアドレス信号２３を発生するアドレス発生器、
１８はマスクデータを発生させるためのマスクデータ発
生器、１９はグラフィクスメモリ３から読み込んできた
ディストネーションデータの中のディストネーション矩
形領域外の部分を保存するためのマスクデータ、２４は
転送元領域一時格納装置１、バレルシフト量発生器９、
マスクデータ発生器１８、ソースレジスタ１２、ラスタ
演算器１７、ディストネーションレジスタ１４、メモリ
制御信号発生器２０、およびアドレス発生器２２を制御
するシーケンサ、２５および２６はシーケンサ２４から
各ブロックの制御を行うための制御信号である。

【００４５】本発明の特徴は、図１において、転送元領
域一時格納手段として、ソースＦＩＦＯメモリ２を含む
転送元領域一時格納装置１を設けたことにある。

【００４６】次に、本第一実施例の動作について図２に
示す流れ図を参照して説明する。

【００４７】まず、処理２０１にて、２オペランドコピ
ーに必要な初期パラメータが設定される。次に、処理２
０２にて、ソースアドレスが示すワードが、ソースＦＩ
ＦＯメモリ２に読み込まれる。このとき読み出す領域が
図６のソース矩形領域６０２の左端の場合、ソースＦＩ
ＦＯ装置２のライトポインタはあらかじめステージ２に
設定されている。ただし、このとき図６におけるソース
矩形領域開始ビット数６０４がディストネーション矩形
領域開始ビット数６２４より等しいか大きいときは、ス
テージ１に設定されている。

【００４８】次に、処理２０３にて、ソースアドレスが
更新され、次に、処理２０４にて、処理２０２で読み込
んだソース矩形領域６０２が右端であったら（一行分読
み終えたら）処理２０６に分岐される。そして、次に、
処理２０５にて、ソースＦＩＦＯフル信号８を判別し、
信号が立っていたら、処理２０６に分岐する。立ってい
なかったら処理２０２に戻る。

【００４９】以上、処理２０２、２０３、２０４および
２０５のループでソース矩形領域６０２のデータが矩形
転送領域の右端、すなわちソースＦＩＦＯメモリ２が一
杯になるまでソース矩形領域６０２のデータがソースＦ
ＩＦＯメモリ２に格納される。この場合ソース矩形領域
ワード６０３のみ連続してアクセスするので、この際ペ
ージモードアクセスを用いることができる。

【００５０】次に、処理２０６にて、ソースＦＩＦＯメ
モリ２のステージ０とステージ１のデータがソースバレ
ルシフタ１１を通してソースレジスタ１２に格納され
る。このとき、バレルシフト量１０のデータは図７のバ
レルシフト量１０と同じである。そして、次に、処理２
０７にて、ディストネーションアドレスが示すディスト
ネーション矩形領域ワード６２３がディストネーション
レジスタ１４に格納され、次に、処理２０８にて、ラス
タ演算器１７で、ソースレジスタ１２のデータとディス
トネーションレジスタ１４のデータとのビットごとの論
理積等の演算が行われる。ただし、マスクデータ１９が
「Ｌ」レベルになっているビットは論理積等の演算は行
われず、演算結果はディストネーションレジスタ１４の
値そのままとなる。

【００５１】次に、処理２０９にて、前記演算結果はメ
モリのディストネーション矩形領域６２２に書き込ま
れ、次に、処理２１０にてディストネーションアドレス
が更新され、次に、処理２１１にて、処理２０７で読み
込んだディストネーション矩形領域ワード６２３がディ
ストネーション矩形ワードの右端であったかどうか判別
し、右端であったら（１行分の転送が終わったら）処理
２１３に分岐される。

【００５２】次に、処理２１２にて、ソースＦＩＦＯエ
ンプティ信号７を判別し、信号が立っていたら、処理２
０２に分岐し、立っていなかったら処理２０６に戻る。

【００５３】以上、処理２０６、２０７、２０８、２０
９、２１０、２１１および２１２にて、ソースＦＩＦＯ
メモリ２に読み込まれたデータが無くなるまで、また
は、イメージ上で矩形領域の１ライン分のデータ転送が
終わるまで、ソース矩形領域６０２のデータとディスト
ネーション矩形領域６２２のデータとの論理積等の演算
の結果がディストネーション領域６２１へ書き込まれ
る。

【００５４】次に、処理２１３にて、全矩形領域データ
転送がなされたかどうか判定がおこなわれ、もしなされ
ていなかったら、再び処理２０２に処置が移る。全部な
されていたら、終了となる。

【００５５】次に、図３および図４により、第二実施例
として、ソース領域のデータとディストネーション領域
のデータとのビットごとの論理積演算を行う３オペラン
ドコピーについて説明する。

【００５６】図３において、３０１は転送元領域一時格
納装置、３０２はグラフィクスメモリ３のマスク矩形領
域から読み込んできたデータを保存するためのマスクＦ
ＩＦＯメモリ、３０９はバレルシフト量１０および３１
０を発生し、ソースバレルシフタ１１とマスクバレルシ
フタ３１１に出力するバレルシフト量発生器、３１１は
マスクバレルシフタ、３１２はマスクバレルシフタ３１
１から出てきたマスクデータ３１３を一時格納するマス
クレジスタ、３１７は、ソースレジスタ１２のデータ１
６とマスクレジスタ３１２のデータ３１６とディストネ
ーションレジスタ１４のデータ１５とマスクデータ１９
との間でビットごとの演算を行うラスタ演算器、３２４
は、ソースＦＩＦＯメモリ２、マスクＦＩＦＯメモリ３
０２、バレルシフト量発生器３０９、マスクデータ発生
器１８、ラスタ演算器３１７、ソースレジスタ１２、マ
スクレジスタ３１２、ディストネーションレジスタ１
４、メモリ制御信号発生器２０、およびアドレス発生器
３２２の制御を行うシーケンサ、３２２は、シーケンサ
３２４から受け取った命令で、ソースとマスクとディス
トネーションのアドレスを発生するアドレス発生器、３
０４は、グラフィクスメモリ３と本装置との間で、デー
タのやりとりをするデータ信号、３０７はマスクＦＩＦ
Ｏエンプティ信号、３０８はマスクＦＩＦＯフル信号、
３２５および３２６はシーケンサ３２４から各ブロック
への制御信号である。

【００５７】なお、図３において、転送元領域一時格納
装置１、ソースＦＩＦＯメモリ２、グラフィクスメモリ
３０３、メモリ制御信号発生器２０、ソースバレルシフ
タ１１、ソースレジスタ１２、ディストネーションレジ
スタ１４、マスクデータ発生器１８、メモリ制御信号発
生器２０、マスクデータ１９、ソースＦＩＦＯエンプテ
ィ信号７、およびソースＦＩＦＯフル信号８は図１と同
じである。

【００５８】本発明の特徴は、図３において、転送元領
域一時格納手段としてソースＦＩＦＯメモリ２を含む転
送元領域一時格納装置１と、マスクＦＩＦＯメモリ３０
２を含む転送元領域一時格納装置３０１とを設けたこと
にある。

【００５９】次に、本第二実施例の動作について、図４
の流れ図に従って説明する。ここで、処理２０２、２０
３、２０４、２０５、２０６、２０７、２０８、２１
１、２１２および２１３は、図２で説明した同じ番号の
ものと同一処理である。ただし、処理２０４および２０
５の分岐先は処理４０２である。

【００６０】まず、処理４０１にて、３オペランドコピ
ーに必要な初期パラメータが設定される。そして、次
に、処置２０２、２０３、２０４および２０５の処理の
ループ内でソース矩形領域６０２のデータが矩形転送領
域の右端、ソースＦＩＦＯメモリ２が一杯になるまでソ
ース矩形領域６０２のデータがソースＦＩＦＯ装置２に
格納される。ソース矩形領域６０２のみ連続してアクセ
スするので、この際ページモードアクセスを用いること
ができる。

【００６１】次に、処理４０２にて、マスクアドレスが
示すワードが、マスクＦＩＦＯメモリ３０２に読み込ま
れる。図６のマスク矩形領域６１２の左端を読み出すと
き、マスクＦＩＦＯメモリ３０２のライトポインタはス
テージ２に設定されている。ただし、マスク矩形領域開
始ビット数６１４がディストネーション矩形領域開始ビ
ット数６２４より等しいか大きいときは、ステージ１に
設定されている。

【００６２】次に、処理４０３にて、マスクアドレスが
更新され、次に、処理４０４にて、処理４０２で読み込
んだマスク矩形領域６１２が右端であったら処理２０６
に分岐され、次に、処理４０５にて、マスクＦＩＦＯフ
ル信号３０８を判別し、信号が立っていたら処理２０６
に分岐する。立っていなかったら処理４０２に戻る。

【００６３】以上、処理４０２、４０３、４０４および
４０５の処理にてマスク矩形領域６１２のデータが矩形
転送領域の右端か、マスクＦＩＦＯメモリ３０２が一杯
になるまでマスク矩形領域６１２のデータがＦＩＦＯメ
モリ３０２に格納される。マスク矩形領域６１２のみ連
続してアクセスするので、この際ページモードアクセス
を用いることができる。

【００６４】次に、処理２０６にて、ソースＦＩＦＯメ
モリ２のステージ０とステージ１のデータがソースバレ
ルシフタ１１を通してソースレジスタ１２にに格納され
る。このとき、バレルシフト量１０のデータは図７のバ
レルシフト量１０と同じである。

【００６５】次に、処理４０６にて、マスクＦＩＦＯメ
モリ３０２のステージ０とステージ１のデータがマスク
バレルシフタ３１１を通してマスクレジスタ３１２に格
納される。このときの、バレルシフト量３１０のデータ
は図７のバレルシフト量３１０と同じである。

【００６６】次に、処理２０７にて、ディストネーショ
ン矩形領域アドレスが示すワードがディストネーション
レジスタ１４に格納され、そして、次に、処理４０８に
て、ラスタ演算器３１７において、ソースレジスタ１２
のデータ１６とディストネーションレジスタ１４のデー
タ１５とのビットごとの論理積演算が行われる。ただ
し、マスクレジスタ３１２のデータ３１６かマスクデー
タ１９のいずれかが「Ｌ」レベルになっているビットは
論理積演算は行われず、演算結果はディストネーション
レジスタ１４の値そのままとなる。

【００６７】次に、処理２０９にて、前記演算結果は、
ディストネーションアドレスが示すディストネーション
矩形領域６２２のメモリに書き込まれる。次に、処理２
１０にて、ディストネーション矩形領域アドレスが更新
され、次に、処理２１１にて、処理２０７で読み込んだ
ディストネーション矩形領域６２２が右端であるかどう
か判別し、右端であったら処理２１３に分岐され、次
に、処理２１２にて、ソースＦＩＦＯエンプティ信号７
を判別し、信号が立っていたら処理２０２に分岐され、
次に、処理４１２にて、マスクＦＩＦＯエンプティ信号
３０７を判別し、信号が立っていたら処理４０２に分岐
し、信号が立っていなかったら再び処理２０６へ制御が
移る。

【００６８】以上、処理２０６、４０６、２０７、４０
８、２０９、２１０、２１１、２１２および４１２に
て、ソースＦＩＦＯメモリ２およびマスクＦＩＦＯメモ
リ３０２に読み込まれたデータが無くなるまで、また
は、イメージ上で矩形領域の１ライン分のデータ転送が
終わるまで、ソース矩形領域６０２のデータとディスト
ネーション矩形領域６２２のデータとの論理積演算の結
果がディストネーション領域６２１へ書き込まれる。

【００６９】次に、処理２１３にて、全矩形領域データ
転送がなされたかどうか判定が行われ、もしなされてい
なかったら、再び処理２０２に処置が移る。全部なされ
ていたら終了となる。

【００７０】以上の説明においては、例として、ソース
領域６０１とマスク領域６１１の論理積演算を行う２オ
ペランドコピーおよび３オペランドコピーを用いたが、
ラスタ演算器１７および３１７の機能を変えることによ
り、他のビット演算、または複数ビットをまとめておこ
なう算術演算、または何も演算を行わずソース領域６０
１のデータをそのまま、ディストネーション領域６２１
に転送できるのは明らかである。また、転送元領域一時
格納装置の数を変えて、任意の個数の転送元の領域の演
算結果をディストネーション領域へデータ転送できるこ
とも明らかである。

【００７１】

【発明の効果】以上説明したように、本発明は、ＦＩＦ
Ｏメモリを設けることにより、イメージデータ転送にお
いてグラフィクスメモリから転送元領域のデータを取り
込む際、メモリアクセスの方法として、ページモードア
クセスを用いることができ、転送元領域データの読み出
しが高速になり、イメージデータ転送がより高速に行え
るすぐれた効果がある。また、本発明では、ＦＩＦＯが
イメージデータの１行分の容量がない場合でも正常に転
送でき、ＦＩＦＯの大きさを転送元領域の１行分の容量
とは独立に決められ、その設計の自由度を向上させるこ
とができる。

【図面の簡単な説明】

【図１】本発明の第一実施例を示すブロック構成図。

【図２】その処理手順を示す流れ図。

【図３】本発明の第二実施例を示すブロック構成図。

【図４】その処理手順を示す流れ図。

【図５】本発明の転送元領域一時格納装置の一例を示す
ブロック構成図。

【図６】本発明で用いるグラフィクスメモリの各領域を
示す説明図。

【図７】従来例を示すブロック構成図。

【図８】その処理手順を示す流れ図。

【符号の説明】

１、３０１、５０１、７０１、７０２ 転送元領域一時
格納装置 ２ ソースＦＩＦＯメモリ ３、３０３ グラフィクスメモリ ４、３０４ データ信号 ５、６、３０５、３０６ 出力信号 ７ ソースＦＩＦＯエンプティ信号 ８ ソースＦＩＦＯフル信号 ９、３０９ バレルシフト量発生器 １０、３１０ バレルシフト量 １１、５１１ ソースバレルシフタ １２ ソースレジスタ １３ ソースデータ １４ ディストネーションレジスタ １５ （ディストネーションレジスタ１４の）データ １６ （ソースレジスタ１２の）データ １７、３１７ ラスタ演算器 １８ マスクデータ発生器 １９、３１３ マスクデータ ２０ メモリ制御信号発生器 ２１ メモリ制御信号 ２２、３２２ アドレス発生器 ２３、３２３ アドレス信号 ２４、３２４、７２４ シーケンサ ２５、２６、３２５、３２６、７２５、７２６ 制御信
号 ２０１〜２１３、４０１〜４０６、４０８、４１２、８
０１〜８０４ 処理 ３０２ マスクＦＩＦＯメモリ ３０７ マスクＦＩＦＯエンプティ信号 ３０８ マスクＦＩＦＯフル信号 ３１１ マスクバレルシフタ ３１２ マスクレジスタ ３１６ （マスクレジスタ３１２の）データ ５０２ ＦＩＦＯメモリ ５０３ レジスタ群制御装置 ５０４ レジスタ群 ５０５ 入力信号 ５０６、５０７ 出力信号 ５０８ ライト要求信号 ５０９ リード要求信号 ５１０ ライトポインタ ５１２ ＦＩＦＯエンプティ信号 ５１３ ＦＩＦＯフル信号 ５１４ 転送元領域一時格納装置制御信号 ６０１ ソース領域 ６０２ ソース矩形領域 ６０３ ソース矩形領域ワード ６０４ ソース矩形領域開始ビット数 ６１１ マスク領域 ６１２ マスク矩形領域 ６１３ マスク矩形領域ワード ６１４ マスク矩形領域開始ビット数 ６２１ ディストネーション領域 ６２２ ディストネーション矩形領域 ６２３ ディストネーション矩形領域ワード ６２４ ディストネーション矩形領域開始ビット数 ６３１ ワード ７０３ ソースレジスタＡ ７０４ ソースレジスタＢ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 グラフィクスメモリと、このグラフィク
   スメモリ上の転送元および転送先アドレスを発生するア
   ドレス発生手段と、前記グラフィクスメモリ上の転送元
   領域から読み出したデータを一時格納する少なくとも一
   つの転送元領域一時格納手段と、この転送元領域一時格
   納手段に格納された転送元データと前記グラフィクスメ
   モリ上の転送先データとのビットごとの論理演算を施す
   ビット演算手段と、このビット演算手段で得られた演算
   結果を前記グラフィクスメモリ上の転送先領域に書き込
   む手段とを備えた画像処理装置において、 前記転送元領域一時格納手段としてＦＩＦＯメモリを備
   え、 転送元データの１行分が前記ＦＩＦＯメモリに格納され
   または前記ＦＩＦＯが前記転送元データで満杯となるま
   で、前記転送元データを前記ＦＩＦＯメモリに転送し、
   前記ＦＩＦＯに格納された１行分のデータが転送され、
   または前記ＦＩＦＯが空になるまで転送元データと前記
   転送先データとの論理演算を行ってその論理演算結果を
   転送先領域に書き込み、前記ＦＩＦＯに格納された１行
   分のデータが転送され、かつまだ転送元領域に未転送の
   データが残っている場合には、この前記ＦＩＦＯへのデ
   ータ転送および論理演算結果の転送先領域への書き込み
   動作を繰り返す画像転送制御手段を含む ことを特徴とす
   る画像処理装置。
2. 【請求項２】 前記転送元領域一時格納手段は、前記グ
   ラフィクスメモリの転送元領域であるソース領域から読
   み出したデータを一時格納するソースＦＩＦＯメモリを
   含む１個の転送元領域一時格納装置である請求項１に記
   載の画像処理装置。
3. 【請求項３】 前記転送元領域一時格納手段は、前記グ
   ラフィクスメモリの転送元領域から読み出したデータを
   一時格納するソースＦＩＦＯメモリを含む第一の転送元
   領域一時格納装置と、前記グラフィクスメモリのもう一
   つの転送元領域であるマスク領域から読み出したデータ
   を一時格納するマスクＦＩＦＯメモリを含む第二の転送
   元領域一時格納装置との２個の転送元領域一時格納装置
   である請求項１に記載の画像処理装置。