JP2808105B2 - フオント描画装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ワードプロセッサ等の文書作成装置に用
いられて、ビットマップデータとしてフォントメモリ内
に格納されているプロポーショナルフォントを適宜に読
み出して、これをイメージメモリ上に順次展開して描画
するフォント描画装置に関する。 〔従来の技術〕 一般に、フォントメモリから読み出したプロポーショ
ナルフォントをイメージメモリ上に展開して順次描画す
る場合、その描画は予め設定されたベースラインを基準
にして行われる。 すなわち、プロポーショナルフォントの場合、各フォ
ントに応じてそのフォントのビットマップデータの幅や
高さや原点の位置が異なるので、予め設定されたベース
ライン上に各フォントの原点の位置が配列するように、
各フォントのビットマップデータのイメージメモリ上の
書き込みアドレスを順次決定して各フォントのビットマ
ップデータをイメージメモリ上に描画する。 そこで、従来のこの種のフォント描画装置において
は、 各フォントのビットマップデータをイメージメモリ上
に描画する際のフォント毎のビシトマップデータの不要
ビット部分をマスキングするためのマスクデータの生成
処理 各フォントのビットマップデータのシフト処理 各フォントのビットマップデータの高さとベースライ
ン位置とに基づくイメージメモリ上の描画開始アドレス
の算出処理 マスクデータによる各フォントのビットマップデータ
のマスク処理 マスク処理した各フォントのビットマップデータのイ
メージメモリ上への書き込み処理 等々といった処理を主にソフトウェアによって繰り返し
行なうように構成されていた。 〔発明が解決しようとする問題点〕 しかしながら、上記処理をソフトウェアによって行な
う場合、フォントメモリから読み出されたビットマップ
データをイメージメモリ上に描画するまでに時間がかか
り、その処理を迅速に行なうことができないという問題
があった。 そこで、この発明は、こうした実情に鑑みて、フォン
トメモリから読み出したビットマップデータを迅速にイ
メージメモリ上に描画することのできるフォント描画装
置を提供することを目的とする。 〔問題点を解決するための手段〕 上記目的を達成するため、この発明は、 フォントメモリ内に格納されているプロポーショナル
フォントのビットマップデータの原点をベースライン上
に順次位置決めして該プロポーショナルフォントのビッ
トマップデータをイメージメモリ上に展開することによ
り該プロポーショナルフォントのビットマップデータを
上記イメージメモリ上に描画するフォント描画装置にお
いて、 所定のフォント描画指令に基づいて、前記フォントメ
モリ内に格納されている該フォント描画指令に対応する
プロポーショナルフォントのビットマップデータの先頭
アドレスを出力するとともに、前記イメージメモリ上に
おける該プロポーショナルフォントに対応するビットマ
ップデータの描画開始位置をドット単位で指定するビッ
トマップデータ描画アドレスを算出出力する制御手段
と、 前記制御手段から出力された前記ビットマップデータ
描画アドレスの下位の所定数ビットから前記プロポーシ
ョナルフォントに対応するビットマップデータの描画開
始位置と前記ビットマップ描画ワードアドレスにより指
定される描画ビットマップデータの先頭位置とのドット
ずれを示すビットマップ描画ドットアドレスを抽出する
とともに、残りの上位ビットから前記イメージメモリ上
の前記プロポーショナルフォントに対応するビットマッ
プデータの描画開始位置をワード単位で指定するビット
マップ描画ワードアドレスを抽出する抽出手段と、 前記抽出手段により抽出したビットマップ描画ドット
アドレスを示すドットずれに対応する数のシフトクロッ
クを出力するクロック発生手段と、 前記先頭アドレスに基づき前記フォントメモリから前
記プロポーショナルフォントのビットマップデータをワ
ード単位で読み出すフォントメモリ読み出しアドレスを
生成するとともに、該フォントメモリ読み出しアドレス
により読み出したビットマップデータの各ラインのデー
タを前記クロック発生手段から出力されるシフトクロッ
クに基づきシフトし、該シフトしたビットマップデータ
の前端と後端に所要のマスクデータを補充するマスク処
理手段と、 前記抽出手段により抽出された前記ビットマップ描画
ワードアドレスに基づき前記マスク処理手段でマスク処
理されたビットマップデータを前記イメージメモリ上に
順次描画する書き込み手段とを具備することを特徴とす
る。 ここで、前記制御手段は、 前記ベースライン上における前記原点のドット単位の
アドレスをDOA、該原点から前記ビットマップデータの
描画領域の左上隅までのＸ方向およびＹ方向のドット数
をそれぞれdoxおよびdoy、描画対象ベースラインのライ
ン番号をDL、前記イメージメモリに記憶される画像の横
幅の総ドット数をDXとするとき、ビットマップデータ描
画アドレスDAを DA＝DOA＋dox＋（DL−doy）×DX の演算式に基づき算出することを特徴とする。 〔作用〕 制御手段は、所定のフォント描画指令に基づいて、フ
ォントメモリ内に格納されている該フォント描画指令に
対応するプロポーショナルフォントのビットマップデー
タの先頭アドレスを出力するとともに、イメージメモリ
上における該プロポーショナルフォントに対応するビッ
トマップデータの描画開始位置をドット単位で指定する
ビットマップデータ描画アドレスを算出出力する。 また、抽出手段は、制御手段から出力されたビットマ
ップデータ描画アドレスの下位の所定数ビットから前記
プロポーショナルフォントに対応するビットマップデー
タの描画開始位置とビットマップ描画ワードアドレスに
より指定される描画ビットマップデータの先頭位置との
ドットずれを示すビットマップ描画ドットアドレスを抽
出するとともに、残りの上位ビットからイメージメモリ
上のプロポーショナルフォントに対応するビットマップ
データの描画開始位置をワード単位で指定するビットマ
ップ描画ワードアドレスを抽出する。 そして、クロック発生手段から抽出手段により抽出し
たビットマップ描画ドットアドレスの示すドットずれに
対応する数のシフトクロックを出力し、マスク処理手段
により、上記先頭アドレスに基づきフォントメモリから
プロポーショナルフォントのビットマップデータをワー
ド単位で読み出すフォントメモリ読み出しアドレスを生
成するとともに、該フォントメモリ読み出しアドレスに
より読み出したビットマップデータの各ラインのデータ
をクロック発生手段から出力されるシフトクロックに基
づきシフトして該シフトしたビットマップデータの前端
と後端に所要のマスクデータを補充し、書き込み手段に
より、抽出手段により抽出されたビットマップ描画ワー
ドアドレスに基づきマスク処理手段でマスク処理された
ビットマップデータをイメージメモリ上に順次描画す
る。 〔実施例〕 第１図は、この発明にかかるフォント描画装置の一実
施例を示すブロック図である。 第１図において、この実施例のフォント描画装置は、
CPU1、フォント描画部２、フォントメモリ３およびイメ
ージメモリ４から構成される。 ここで、フォントメモリ３は、各種文字に対応したプ
ロポーショナルフォント（以下、単にフォントという）
をビットマップデータとして格納している。 また、イメージメモリ４は、CPU1およびフォント描画
部２による制御のもとに、フォントメモリ３に格納され
たビットマップデータが所定の形式で書き込まれるもの
である。 CPU1は、図示しない入力装置等を通じて指令される所
定のフォントの描画指令に基づいて、当該フォントに対
応する後述するメトリックス情報を参照して、当該フォ
ントに対応するビットマップデータのイメージメモリ４
上でのドット単位の書き込み開始位置（イメージメモリ
４上の始点から当該フォントに対応するビットマップデ
ータの書き込み開始までのドット数に対応）を示すビッ
トマップデータ描画アドレスDAおよびフォントメモリ３
上におけるの当該フォントのビットマップデータの格納
先頭アドレスを示す先頭アドレスBMA−Ｆを演算出力す
る。 フォント描画部２は、CPU1から与えられるビットマッ
プデータ描画アドレスDAおよび先頭アドレスBMA−Ｆに
基づき、 １）フォントメモリ３から当該フォントのビットマップ
データの読み出し ２）フォントメモリ３から読み出したビットマップデー
タのシフトおよびマスクデータによる該ビットマップデ
ータのマスク処置 ３）マスク処理したビットマップデータのイメージメモ
リ４への描画処理等を行なう。 以下、第２図および第３図を参照してこの実施例装置
の要部をなすフォント描画部２の具体構成並びに動作に
ついて詳細に説明する。 まず、第３図を参照してフォントのメトリックス情報
について説明する。 第３図は、文字「ｇ」のフォントのメトリックス情報
を図示したものである。 第３図においては、dxおよびdyは、文字「ｇ」のフォ
ントのビットマップデータのＸ方向（２次元横軸方向）
およびＹ方向（２次元縦軸方向）のそれぞれのドット数
を示す。 また、orgは、このビットマップデータを描画する際
に基準点としてベースラインBL上に置かれる原点を示
す。 また、doxおよびdoyは、この原点orgからこのビット
マップデータの左上隅までのＸ方向およ。びＹ方向のそ
れぞれのドット数を示す。 なお、この第３図に示すビットマップデータは、フォ
ントメモリ３内において、（dxドットが納まる最少ワー
ド数）×dyワードの連続した領域にそれぞれ左づめされ
て格納されている。 また、この第３図の如くメトリックスを定義した場
合、CPU1では、上記ドット単位で表現されたビットマッ
プデータ描画アドレスDAを、ドット単位で表現された原
点orgのアドレス（当該ベースラインの始点から原点org
までのドット数に対応）をDOA、描画対象ラインのライ
ン番号をDL、イメージメモリ４に記憶される画像の横幅
のワード数に対応する総ビット数をDXとするとき、 DA＝DOA＋dox＋（DL−doy）×DX …（１） にて算出する。 ここで、このビットマップデータ描画アドレスDAは、
例えば、フォントメモリ３およびイメージメモリ４が１
ワード16ビット構成とすると、下位４ビット（以下、こ
れをビットマップ描画ドットアドレスDDAという）がフ
ォントメモリ３から読み出されたビットマップデータの
描画領域の各ラインの先頭のドット位置とイメージメモ
リ４に該ビットマップデータを書き込む場合のワードア
ドレスにより指定される描画ビットマップデータとのド
ットずれを示し、ビット４以上が、イメージメモリ４に
該ビットマップデータを書き込む場合のワードアドレス
（以下、これをビットマップ描画ワードアドレスDWAと
いう）を示す。 さて、フォント描画部２は、第１図に示すように、制
御部21、ドット位置調整部22、マスク処理部23、描画ワ
ードアドレス指定部24、論理演算部25、書き込み部26を
それぞれ具えて構成される。 ここで、制御部21は、CPU1から出力される描画フォン
トに対応するビットマップデータのイメージメモリ４上
での書き込み開始位置を示すビットマップデータ描画ア
ドレスDAおよびフォントメモリ３上におけるの当該フォ
ントのビットマップデータの先頭位置を示す先頭アドレ
スBMA−Ｆを受入して、ビットマップデータ描画アドレ
スDAをドット位置調整部22に加えるとともに先頭アドレ
スBMA−Ｆをマスク処理部23に加え、また、このフォン
ト描画部２の各部の動作を統括的に制御する。 ドット位置調整部22は、制御部21から加えられる上記
ビットマップデータ描画アドレスDAをビットマップ描画
ドットアドレスDDAとビットマップ描画ワードアドレスD
WAに分離し、ビットマップ描画ドットアドレスDDAに基
づいて描画すべきビットマップデータの描画位置を調整
するためのシフトクロックSFを生成してマスク処理部23
に加えるとともに、ビットマップ描画ワードアドレスDW
Aを描画ワードアドレス指定部24に出力する。 マスク処理部23は、制御部21から加えられる先頭アド
レスBMAPFに基づいて、フォントメモリ３からのビット
マップデータの読み出しアドレスBMAを算出して、この
読み出しアドレスBMAに基づきフォントメモリ３から当
該フォントのビットマップデータを１ワードずつ順に読
み出すとともに、これら読み出したビットマップデータ
BMDに対して、制御部21にて生成されるマスクデータMD
に基づく非描画ビットを補充してマスク処理を施しつ
つ、ドット位置調整部22にて生成されたシフトクロック
SFに基づく各ライン毎の後述するシフトを実行して、フ
ォントメモリ３から読み出したビットマップデータBMD
をイメージメモリ４上へ描画する際の位置合わせを行な
う。 描画ワードアドレス指定部24は、原点位置調整部22か
ら加えられたワードアドレスDWAを逐次セットしてイメ
ージメモリ４上にライン毎の随時の描画領域を論理演算
部25に対して指定する。 論理演算部25は、該指定されたワードアドレスDWAと
マスク処理部23から出力されるマスク処理後のビットマ
ップデータBMD−Ｍとの間で所要の論理演算を施して該
マスク処理後のビットマップデータBMD−Ｍのイメージ
メモリ４上の書き込み位置を確定したビットマップデー
タＤ−BMDを生成する。 書き込み部26は、論理演算部25で生成されたビットマ
ップデータＤ−BMDを順次イメージメモリ４上に書き込
む。 なお、描画ワードアドレス指定部24では、ビットマッ
プ描画ワードアドレスDWAのセットを完了する毎にセッ
ト完了信号R1を制御部21に対して送出し、また、書き込
み部26でも、ビットマップデータＤ−BMDの１ワード分
の書き込みを完了する毎に書き込み完了信号R2を制御部
21に対して送出する。 制御部21では、この書き込み完了信号R2を受けてビッ
トマップデータ描画アドレスDAの更新を行なう。 なお、フォントメモリ３をアクセスする読み出しアド
レスBMAについては、書き込み完了信号R2に基づいて制
御部21から出力する１ワード毎の読み出し信号LDに基づ
いてマスク処理部23が随時次の１ワード分の読み出しア
ドレスBMAを更新算出する。 そして、当該ビットマップデータの全ワードについて
の書き込み処理が完了すると、制御部21は、CPU1に対し
て描画完了信号R3を送出して、CPU1からの次のビットマ
ップデータに関する処理指令の到来を待つ。 第２図は、上記フォント描画部２のうちの特に上記ド
ット位置調整部22および上記マスク処理部23についての
具体構成例を示したものである。 以下、第２図を参照して、フォント描画部のドット位
置調整部22およびマスク処理部23の詳細構成を更に説明
する。 図２において、ドット位置調整部22は、第１アンド回
路221と、シフト量カウンタ22と、第２アンド回路223と
を具えて構成される。 ここで、第１アンド回路221は、図示しないクロック
発振器から発生される適宜のクロック信号CLK（制御部2
1から発せられる１ワード毎の読み出し信号LDよりは十
分に高い周波数を有するクロック信号）と、マスク処理
部23の後述するシフトレジスタ235,236から加えられる
データセット完了信号ST（シフトレジスタ235,236のシ
フト動作期間をも含めてこれにデータがセットされてい
る期間だけ論理「ハイレベル」となる信号）とを論理積
演算して、計数クロックCCを生成出力する。 シフト量カウンタ222は、制御部21を介して加えられ
る上述したビットマップデータ描画アドレスDAのうちの
下位４ビット（ビット０〜ビット３）にあたるビットマ
ップ描画ドットアドレスDDAを随時プリセットデータと
して受入して、第１アンド回路221から出力される上記
計数クロックCCに基づきこのビットマップ描画ドットア
ドレスDDAによって示される値分だけの計数パルスCPを
発生する。 第２アンド回路223は、第１アンド回路221から発せら
れる計数クロックCCとシフト量カウンタ222から発せら
れる計数パノレスCPとを論理積演算する。 第２アンド回路223にて演算出力される信号は、シフ
トクロックSFとしてマスク処理部23へ（正確にはその内
部の後述するシフトレジスタ235および236へ）伝送され
る。 また、ビットマップデータ描画アドレスDAのうちの残
りの上位ビット（ビット４以上）によって構成されるビ
ットマップ描画ワードアドレスDWAは、描画ワードアド
レス指定部24（第１図参照）に伝送され、描画ワードア
ドレス指定部24にセットされる。 次に、マスク処理部23の構成並びに動作について説明
する。 第２図に示すように、マスク処理部23は、ビットマッ
プデータアドレス算出部231と、ラッチ回路232と、第１
セレクタ233と、第２セレクタ234と、第１シフトレジス
タ235および第２シフトレジスタ236とを具えて構成され
る。 ここで、ビットマップデータアドレス算出部231は、
制御部21から加えられる描画すべきフォントのビットマ
ップデータのフォントメモリ３上における先頭アドレス
BMA−Ｆおよび制御部21から加えられる１ワード毎の読
み出し信号LDに基づいて、該読み出し信号LDが加えられ
る毎に、上記先頭アドレスBNA−Ｆを起点とする当該ビ
ットマップデータの１ワード分毎の読み出しアドレスBM
Aを求めてフォントメモリ３をアクセスする。 このフォントメモリ３のアクセスは、当該ビットマッ
プデータの第１ライン第１ワード→第１ライン第２ワー
ド…第１ライン最終ワード→第２ライン第１ワード→第
２ライン第２ワード…第２ライン最終ワード…最終ライ
ン第１ワード→最終ライン第２ワード…最終ワイン最終
ワードといった順に行なわれる。 ラッチ回路232は、制御部21から加えられる１ワード
毎の読み出し信号LDに基づいてフォントメモリ３から随
時読み出されるビットマップデータBMDの１ワード分を
ラッチする。 第１セレクタ233は、制御部21にて生成されてＡ入力
に加えられるマスクデータMD1およびラッチ回路232にラ
ッチされてＢ入力に加えられるビットマップデータBMD
（１ワード分）のいずれか一方を制御部21から加えられ
る選択信号SL1の論理内容に基づいて選択出力する。 第２セレクタ234は、制御部21にて生成されてＡ入力
に加えられるマスクデータMD1およびフォントメモリ３
から読み出されてラッチ回路232を介さずにＢ入力に加
えられるビットマップデータBMD（１ワード分）のいず
れか一方を制御部21から加えられる選択信号SL2の論理
内容に基づいて選択出力する。 第１および第２シフトレジスタ235および236は、制御
部21から加えられる１ワード毎の読み出し信号LDに基づ
き、それぞれ、第１および第２セレクタ233および234に
よる選択データがパラレルインされて、これら受入デー
タのセットが完了されたとき、ドット位置調整部22の第
１アンド回路221に対してデータセット完了信号STを送
出するとともに、ドット位置調整部22の第２アンド回路
223から出力されるシフトクロックSFに基づいてこれら
受入データを順次図中右方向へシフトする。 なお、これら第１および第２シフトレジスタ235およ
び236について付言するに、第１シフトレジスタ235は、
上述したシフト動作に際して、シフトアウトされるビッ
トについてはこれを順次第２シフトレジスタ236に対し
てシリアルアウトするとともに、同シフトによって空と
なるビットについては制御部21から伝送されるマスクデ
ータMD2をその上位ビット側（図中左方向）から随時シ
リアルインすることによってデータ補充を行なう。 また、第２シフトレジスタ236は、シフト動作に際し
て、シフトアウトされるビットについては順次これを捨
て、当該シフトフロックSFに基づくシフト動作が完了し
たとき、上記第１シフトレジスタ235からのシリアルイ
ンデータを含む１ワード分の貯蔵データを前述したマス
ク処理並びに描画位置合わせ済みのビットマップデータ
BMD−Ｍとして前記論理演算部25に対しパラレルアウト
する。 また、上述したマスクデータMD1あるいはMD2とは、論
理演算部25において行なわれる論理演算が例えば論理和
（OR）演算である場合には、その論理値が全て“0"であ
り、例えば、論理積（AND）演算である場合には、その
論理値が全て“1"であるような１ワード分のデータであ
る。 すなわち、こうしたマスクデータは、各ビットマップ
データのイメージメモリ４への描画に際してその不用部
分をマスクする非描画ビットとして作用する。 また、さらに、マスク処理部23の動作条件として、第
１セレクタ233に加えられる選択信号SL1は、フォントメ
モリ３からの対象ビットマップデータの１ラインずつの
読み出しに際し、各ラインの第１ワードの読み出しに際
してのみ該第１セレクタ233のＡ入力印加データ（マス
クデータMD1）を選択して、他のワードの読み出しに際
しては同第１セレクタ233のＢ入力印加データ（ラッチ
回路233の出力データBMD）を選択するようその論理内容
が制御部21にて制御される。 また、第２セレクタ234に加えられる選択信号SL2は、
同様にフォントメモリ３からの対象ビットマップデータ
の１ラインずつの読み出しに際し、各ラインの最終ワー
ドの読み出しに際してのみ該第２セレクタ234のＡ入力
印加データ（マスクデータMD1）を選択して他のワード
の読み出しに際しては同第２セレクタ234のＢ入力印加
データ（フォントメモリ３からの直接の読み出しデータ
BMD）を選択するようその論理内容が同制御部21にて制
御される。 このような構成並びに動作条件に設定されていること
から、マスク処理部23では、フォントメモリ３からのビ
ットマップデータの読み出しに際し、制御部21から１ワ
ード毎の読み出し信号LDが加えられる毎に、ラッチ回路
232および第１シフトレジスタ235および第２シフトレジ
スタ236にはそれぞれ次表に示すような態様でデータラ
ッチ若しくはデータ貯蔵が行なわれる。 なお、同表においては、便宜上フォントメモリ３のビ
ットマップデータの１ラインが３ワードで構成されてい
る場合を例示する。 そして、こうした態様で第１および第２シフトレジス
タ235および236に貯蔵された２種のデータ間で上述した
シフトクロックSFに基づく動作が行なわれることから、
マスク処理部23から（正確には第２シフトレジスタ235
から）出力される１ワード毎のビットマップデータBMD
−Ｍは、当該描画所望フォントの描画位置調整並びにマ
スク処理の施されたデータとして論理演算部25（第１図
参照）へ伝送されることとなる。 このように、上記した実施例装置によれば、CPU1によ
って設定されるビットマップデータ描画アドレスDAと描
画すべきビットマップデータのフォントメモリ３上の先
頭アドレスアドレスBMA−Ｆとを簡単なハードウェア回
路を有するフォント描画部２へ与えるようにするだけ
で、迅速かつ高精度にイメージメモリ４上へフォント描
画を行うことができる。 なお、フォント描画部２内の上述したドット位置調整
部22やマスク処理部23の構成は、第２図に示したものに
限られることなく任意であり、同等の機能さえ満足され
るものであれば他のいかなる構成としてもよいことは勿
論である。 〔発明の効果〕 以上説明したように、この発明のフォント描画装置に
よれば、 １）プロポーショナルフォントのビットマップデータの
描画を開始するドット位置によらずに同一のインターフ
ェースでビットマップデータの描画を行うことができ
る。 ２）文字毎にビットマップデータの幅、高さ、原点位置
が異なるプロポーショナルフォントを高速に描画するこ
とができる ３）フォントメモリに記憶するビットマップデータのラ
イン数を最小にすることができ、フォントメモリの記憶
容量、アクセス回数を少なくすることができる等の効果
を奏する。

【図面の簡単な説明】 第１図はこの発明にかかるフォント描画装置の一実施例
についてその概略構成を示すブロック図、第２図は核実
施例装置の特にドット位置調整部およびマスク処理部に
ついてその具体構成例を示すブロック図、第３図はフォ
ントのメトリックス情報を説明するための略図である。 １……CPU,2……フォント描画部、３……フォントメモ
リ、４……イメージメモリ、21……制御部、22……ドッ
ト位置調整部、23……マスク処理部、24……描画ワード
アドレス指定部、25……論理演算部、26……書き込み
部、221,223……アンド回路、222……シフト量カウン
タ、231……ビットマップデータアドレス算出部、232…
…ヲヅチ回路、233,234……セレクタ、235,236……シフ
トレジスタ

Claims (1)

1. (57)【特許請求の範囲】 １．フォントメモリ内に格納されているプロポーショナ
   ルフォントのビットマップデータの原点をベースライン
   上に順次位置決めして該プロポーショナルフォントのビ
   ットマップデータをイメージメモリ上に展開することに
   より該プロポーショナルフォントのビットマップデータ
   を上記イメージメモリ上に描画するフォント描画装置に
   おいて、 所定のフォント描画指令に基づいて、前記フォントメモ
   リ内に格納されている該フォント描画指令に対応するプ
   ロポーショナルフォントのビットマップデータの先頭ア
   ドレスを出力するとともに、前記イメージメモリ上にお
   ける該プロポーショナルフォントに対応するビットマッ
   プデータの描画開始位置をドット単位で指定するビット
   マップデータ描画アドレスを算出出力する制御手段と、 前記制御手段から出力された前記ビットマップデータ描
   画アドレスの下位の所定数ビットから前記プロポーショ
   ナルフォントに対応するビットマップデータの描画開始
   位置と前記ビットマップ描画ワードアドレスにより指定
   される描画ビットマップデータの先頭位置とのドットず
   れを示すビットマップ描画ドットアドレスを抽出すると
   ともに、残りの上位ビットから前記イメージメモリ上の
   前記プロポーショナルフォントに対応するビットマップ
   データの描画開始位置をワード単位で指定するビットマ
   ップ描画ワードアドレスを抽出する抽出手段と、 前記抽出手段により抽出したビットマップ描画ドットア
   ドレスを示すドットずれに対応する数のシフトクロック
   を出力するクロック発生手段と、 前記先頭アドレスに基づき前記フォントメモリから前記
   プロポーショナルフォントのビットマップデータをワー
   ド単位で読み出すフォントメモリ読み出しアドレスを生
   成するとともに、該フォントメモリ読み出しアドレスに
   より読み出したビットマップデータの各ラインのデータ
   を前記クロック発生手段から出力されるシフトクロック
   に基づきシフトし、該シフトしたビットマップデータの
   前端と後端に所要のマスクデータを補充するマスク処理
   手段と、 前記抽出手段により抽出された前記ビットマップ描画ワ
   ードアドレスに基づき前記マスク処理手段でマスク処理
   されたビットマップデータを前記イメージメモリ上に順
   次描画する書き込み手段とを具備することを特徴とする
   フォント描画装置。 ２．前記制御手段は、 前記ベースライン上における前記原点のドット単位のア
   ドレスをDOA、該原点から前記ビットマップデータの描
   画領域の左上隅までのＸ方向およびＹ方向のドット数を
   それぞれdoxおよびdoy、描画対象ベースラインのライン
   番号をDL、前記イメージメモリに記憶される画像の横幅
   の総ドット数をDXとするとき、ビットマップデータ描画
   アドレスDAを DA＝DOA＋dox＋（DL−doy）×DX の演算式に基づき算出することを特徴とする特許請求の
   範囲第（１）項記載のフォント描画装置。