JPS59194255A - メモリへのデ−タ書込み方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は、ＣＲＴやプラズマ等のティスプレィ装置、
あるいはプリンタ等で使用されるスクリーンメモリ、す
なわち画素単位のデータが格納されるデータメモリへの
データ書込み方法に係り、特にワード一単位でデータの
書込みが行われ、パターンデータがユつのアドレスにま
たがって書込まれる、いわゆるシフトライト動作の場合
に、それぞれのアドレスのメモリエリアの書替えを要し
ないデータについては、読出しと再書込みとにより元ど
おりのエリアに再び格納されるようにするとともに、入
力データが半角文字でしかもシフトの結果が７つのアド
レスに納まってしまうときは、次のアドレスへの書込み
動作を省略することによって、データの書込みスピード
をさらに向上させるとともに、ソフトウェアの負担も軽
減させて、システムの効率化を可能にしたメモリへのデ
ータ書込み方法にパ関する。

従来技術 オフィスコンピュータ、ワードプロセッサ、パーソナル
コンピュータその他のデータ処理装置では、ＣＲＴやブ
°ラズマ等のディスプレイ装置が使用されており、また
出力装置として、ワイヤドツト式インパクトプリンタ、
インクジェットプリンタ、レーザービーム等の電子写真
式プリンタ等の各種プリンタも設けられている。

これらのディスプレイ装置やプリンタには、入出力デー
タを処理するためにデータメモリが設けられている。

第７図は、従来のオフィスコンピュータのシステム構成
を示すブロック図である。図面において、／はＣＰＵ、
２は内部メモリ、３は外部メモリ、グはキーボード、５
はＣＲＴディスプレイ装置、乙はプリンタ、７はキャラ
クタパターンメモリ、ｇはシステムバスを示ス。

オフィスコンピュータ等のデータ処理システムでは、Ｃ
）ζＴディスプレイ装装置中キーボードｌｌ。

プリンタ乙、フロッピーディスク等の外部メモリ３等が
、システムバスｇによってＣＰＵ／に接続されている。

そして、このＣＰＵ　／によって、これらの各部が制御
される。

オペレークは、キーポードグから入力されるデータや、
外部メモリ３に格納されているデータを処理する場合、
ＣＲＴディスプレイ装置装置衣示ｉｉ′！］ｉ　ｊｔ＋
ｉを見ながら、必要な操作を行う。

この場合に、文字や図形の表示、あるいはプリントの品
質を向上させるためには、画素単位でデータを処理する
ことが必要であり、従来の文字コード形式の処理方式に
比較して、桁違いに大容量のメモリが使用されている。

このような大容量のデータメモリに対するデータのＩＪ
　　１７ライト動作は％　ＣＰＵ等のソフトウェアで制
御される。

しかし、ソフトウェアにおける処理時間が長いので、書
込み速度が低下するという不都合がある。

その上、表示品質や印字品質を向上させるためには、文
字の間隔すなわちスペースを変化させて、７行に適当な
間隔で配列させる必要があり、データのシフト処理も要
求される。このシフト処理では、ワード単位で処理され
るデータは、シフト後に２つのアドレスにまたがって書
込まれる場合が殆んどである。

このシフト処理を伴う場合には、ソフトウェアの負担が
さらに増加し、処理速度は一段と低下される。

そこで、このようなシフト処理を伴うデータの書込み速
度を向上させるために、ソフトウェアとハードウェアと
に機能を分担させる方法が提案されている（昭和５７年
Ｓ月６日出願の［ビット・イメージ・メモリ処理方式」
の特許出願）。

この方法では、マスクレジスタやシフトレジスタをハー
ドウェアで構成し、その制御をソフトウェアに分担させ
ることにより、シフトデータをマスク処理してメモリへ
書込み、さらにシフトアウトされたデータについて同様
な処理を行うという、合ム゛１２回のサイクルでコつの
アドレスへ書込むようにしている。

このように、２回のサイクルを必要とする方法では、そ
の分だけソフトウェアの処理時間がかかつてしまう。

また、データのシフト動作を７１−ドウエアで行い、マ
スク動作や隣りのデータとの関係の制御はソフトウェア
で行う方法も知られている。

しかし、この方法でも、ソフトウェアの負担は余り減少
されず、書込み速度の向上には限界がある。という不都
合がある。

目　　　　　的 そこで、この発明のメモリへのデータ書込み方法では、
従来ソフトウェアでその多くの処理を行っていたシフト
動作を伴うデータの書込み動作を、できる限りハードウ
ェアに分担させることによって、ソフトウェアの負担を
軽減させて処理時間の短縮を計るとともに、それぞれの
アドレスのメモリエリアの書替えを要しないデータにつ
いては、読出しと再書込みとにより元どおりのエリアに
再び格納されるようにし、さらに入力されるデータが半
角文字の場合に、シフトの結果が７つのアドレスに納ま
ってしまうときは、次のアドレスへの書込み動作を省略
するように制御して、データの書込み速度をさらに向上
させることにより、システム全体の効率化を実現するこ
とを目的とする。

構　　　成 そのために、この発明のメモリへのデータ書込み方法に
おいては、ワード単位でデータが書込まれ、画素単位の
データが格納されるメモリを有し。

ＣＰＵの制御によって、入力データとそのアドレスと書
込み命令とを与えてデータを書込み、アドレスと読取り
命令とを与えて格納データの読取りを行うメモリ装置へ
、（１）第１エリアと第２エリアとからなり、第１エリ
アに入力データがセットされるシフトレジスタと、（２
）入力データのシフト量を指示するマスクデータがセッ
トされるマスクレジスタと、（３）入力される第１のア
ドレスｎに一定数を加算して１例えば（ｎ＋／）のよう
な第コのアドレスを発生させるアドレス加算器と、（４
）先の（２）のマスクレジスタにセットされたデータの
値を判定するマスクデータ判定手段とを設け、（２）の
マスクレジスタにセットされたマスクデータに応じてｔ
ｔ）のシフトレジスタにセットされた内容を第コニリア
の方向ヘシフトさせた後、メモリの第１のアドレスに格
納されているデータを読出し、この読出されたデータと
（１）のシフトレジスタの第１エリア部のデータとから
、（２）のマスクレジスタにセットされたデータの値に
応じて第１の書込みデータを作成して、作成された第１
の書込みデータを第１のタイミングでメモリの第／のア
ドレスへ曹込み、（４）のマスクデータ判定手段の出力
に応じて、メモリの第２のアドレスに書込むか否かを決
定する。そして、第コのアドレスへの書込みが不要のと
きは、書込み動作を終了し、第２のアドレスへの書込み
が必要なときは、メモリの第コのアドレスに格納されて
いるデータを読出し、この読出されたデータと（１）の
シフトレジスタの第２エリア部のデータとか・’　％　
（Ｍｌのマスクレジスタにセットされたデータの値に応
じて第コの書込みデータを作成して、作成された第コの
書込みデータを第２のタイミングでメモリの第コのアド
レスへ書込むようにしている。

そしてＳこのように構成することによって、／文字分の
パターンデータが２つのアドレスにまたがって書込まれ
る、いわゆるシフトライト動作の場合に、それぞれのア
ドレスのメモリエリアの」替えを要しないデータについ
ては、読出しと再書込みとが行われて元どおりのエリア
に再び格納されるとともに、入力されるデータが半角文
字で、そのシフト結果が７つのアドレス内に納まってし
まう吉判定されたときは、次のアドレスへの書込み動作
が省略されて、データの書込みスピードがさらＣど向上
される。

第２図は、この発明のデータ書込み方法を実施するのに
好適なＣＲＴディスプレイ装置の内部構成の一例を示す
機能ブロック図で、第１図のＣＲＴディスプレイ装置と
して使用されるものである。

図面において、ざはシステムバスで、ｇＡはそのアドレ
スバス％　ｇＢはデータバス、ｇｃはコントロールバス
、ｔはＣＲＴコントローラ％　／θハＲ／Ｗ　（読み書
き）コントローラ、／／はアドレスバッファ、７．２は
双方向性のデータバッファ、／３はマスクレジスタ内蔵
のＩ１０コントローラ、／クハアトレス加算器を含むア
ドレスコントローラ。

／汐はシフトレジスタ内蔵のデータコントローラ、／Ａ
はアドレスコントローラ／グからのアドレス、５　ｃ　
ｉｌＴコントローラソからのアドレスとのセレクト応よ
びローアドレス働カラムアドレスのセレクトを行いスク
リーンメモリ２コへアドレスを与えるアドレスセレクタ
、／７はデータコントローラ／左からのデータとＣＲＴ
コントローラタからのデータをセレクトしてスクリーン
メモリ、２コへデータを与えるデータセレクタ、７ｇは
出力セレクタ２３からの出力をＣＲＴコントローラ９へ
与える第１出カバソフア、／りは出力セレクタ２３から
の出力をデータバッファ／コヘ与える第１出カバソフア
、コθは各ブロックへ必要なりロック信号とタイミング
信号とを供給するタイミングコントローラ、コ／は基本
クロック発振器、２．２はスクリーンメモリで、ＪｕＡ
はその第１ブレーン１．２２Ｂは第コブレーン１．２３
は２つのメモリブレーン、２．２ＡとユニＢの出力の中
から１つをセレクトして出力する出力セレクタ、２’ｌ
はスクリーンメモリＪ２からの表示読出しデータをＰ／
Ｓ　（並列／直列）変換するＰ／ｓ変換器、２夕は表示
ユニットコ乙へビデオ信号や同期信号を与えるビデ゛オ
コントローラ、コ乙は表示ユニットを示す。

ＣＲＴコントローラ９は、第１に、アドレスバッファ／
／とデータバッファ／　−２（！：　Ｉ１０コントロー
ラ／３とから与えられる情報に基′づいて、スクリーン
メモリ２２の各ブレーン、２２にと２２Ｂへのデータの
リードおよびライト動作を行う。第ユに、表示のために
、同期信号に同期してスクリ−ンメモリ２ツのプレー７
．２，２Ａ、ｘａＢからデータを胱出すためのアドレス
を順次発生する動作、いわゆる表示読出し動作を行う。

第３に、表示ユ゛ニット、２乙を走査するための水平同
期信号、垂直同期１６号等の同期（ｍ号を発生する。

スクリーンメモリココは、ダイナミックＲＡＭで構成さ
れ、画素単位の表示データを格納するメモリで、７画面
分以上の記憶容量を有している。

そのため、キャラクタフードで処理する場合のデータメ
モリに比べて、１０〜２０倍の大容量を有している。第
２図の場合には、第１ブレーン２２Ａと第、２ブレーン
２２ＢのΩつのブレーンで構成されているが、このブレ
ーン数は、さらに増加することもＢＪ能である。

第１図の回路の動作は、大別して、表示動作と、ＣＲＴ
コントローラタを介する複重ｌ動作、およびＣＲＴコン
トローラ７を介さないＲ／ｗ動作、の３つに分けられる
。

〔１〕　表示動作 ／）　　ＣＲＴコントローラワからアドレスセレクタ／
乙へ表示読出しのためのアドレスが、同期信号に同期し
て、すなわちラスターに同期して与えられる。

、２）　　アドレスセレクタ／６は、上記アドレスをＲ
７，コントローラ／θからのタイミンク信号でラッチす
る。

、？）　　次に、アドレスセレクタ／乙は、ルヤコント
ローラ１０からのアドレスセレクト信号によって、上記
アドレスをスクリーンメモリココ・＼与える。この間に
、Ｒ／、コントローラ１０からのタイミング信号で、ロ
ーアドレス、カラムアトｌ／スのセレクトも行われる。

グ）　　Ｒ／ｗコンコントローラ／θ表示読出しに必要
なメモリ制御信号、この場合にはＲＡ　Ｓ　。

ＣＡＳをスクリーンメモリ２−へ与える。

５）　スクリーンメモリココは、指定されたアドレスに
格納されているデータを出力する。

６）　スクリーンメモリＪｕからの出力データは、Ｐ／
ｓ変換器２１Ｉ内で一旦ラッチされた後、皿中１し随列
変挨され、シリアル係号としてビデオコントローラ２３
−へ与えられる。

７）　　ビデオコントローラ、２ＳへＬＪ、ＣＲＴコン
トローラワから水平開ＪｔＪＩ　（ｌｉ′号、垂直同期
信号、ブランク信号等が入力されており、これらの信号
とＰ／ｓ変換器２ダからの表示データとか、Ｉ１０コン
トローラ／３からの制御情報およびタイミングコントロ
ーラユ０からのタイミング信号により制御されて、ビデ
オ信号、水平同期信号、垂直同期信号とし一〇表示ユニ
ット、２乙へ送出され、画面上に表示される。

（２）ＣＲＴコントローラを介するリーイイト動作 このＨｘ図の回路では、通常のＶＷ動作の他に、もつと
複雑な’Ｊ　−１’／％デフアイ／ライト動作も口」能
であり、リード動作やライト動作も含才れ−Ｃいる。そ
こで、ここでは、この’Ｊ　−Ｆ／−Ｅデフアイ／ライ
ト動作について説明する。

’ＪＦ／−ｅデフアイ／ライト動作とは、システムバス
からあるコマンド、例えばアドレスＡへ、現在のデータ
Ｂと新しく指定するデータＣとをオア処理して書込めと
いう要求を受けて、そＱ）コマンドに対応するデータを
演算処理した後に書込む動作である。

なお、このＣＲＴコントローラを介するＲ／ｗ動作は、
表示装置のブランク期間中にのみ行うようにしている。

／）　コマンドを受けると、ＣＲＴコントローラ９は、
まずアドレスを発生し、そのアドレスがアドレスセレク
タ／６ヘラツチされる。

、２）　　また、ＣＲＴコントローラ９は、１ノ一碧デ
フアイ／ライト動作であることを指示する情報をル蓄コ
ントローラ１０へ出力する。

３）　　アドレスセレクタ／６は、駒コントローラ１０
からのアドレスセレクト信号により、上記アドレスをス
クリーンメモリＪｕへ与える。この間に、ローアドレス
、カラムアドレスのセレクトも行われる。

さない読出しモードが設定され、駒コント１ｊ−ラ１０
へも、その１′ＩＹ　軸か与えられる。

２）　アドレスセレクタ／６では、■ンコントローラ／
３と８７ｗコントローラ１０を介して与えられるアドレ
スセレクト信号にヨリ、アドレスバスｇＡ→アドレスバ
ッファ／／→アドレスコントローラ／ｌＩで与えられる
一アドレスをセレクトし、スクリーンメモリ２．２へ与
よる。この場合にも、８７ｗコントローラ１０からのタ
イミング信号で、ローアドレス、カラムアドレスのセレ
クトが行われる。

、３）”／Ｗコントローラ１０から、読出しに必要な制
御信号ＲＡＳ％　ＣＡＳかスクリーンメモリ、２２へ与
えられる。

ｌｌ）　　スクリーンメモリ２２から、上記アドレスの
データが出力セレクタコ３へ出力される。

次に、このデータは、Ｒ／、コントローラ／θからのタ
イミング信号で、第コ出力バツファ／ｑにラッチされる
。

Ｓ）　双方向性のデータバッファ／２は、Ｉｌｏ　：１
ントローラ／３からの信号によってシステムバス側へ出
力するモードに設定されており、第λ出力バツファ／９
のデータ、すなわちリードデータがシステムバスへ出力
される。

（３−２）　　ライト動作の場合 ／）　　システムバスかうＩ１０コントローラ／３への
指令によって、ＣＲＴコントローラ９を介さない書込み
モードが設定され、Ｒ／、コントローラＩＯへも、その
情報が与えられる。

コ）　書込みアドレスは、先の（３−１）の嗅の読出し
アドレスの場合と同様の方法で、スクリーンメモリ２２
へ与えられる。

３）　書込まれるデータは、システムバスのデータバス
ｇＢ→データバッファ／コ→データコントローラ／汐の
経路で、データセレクタ／７へ与えられる。この場合に
は、データバッファ／２の方向は　Ｉ７．コントローラ
／３によって、データコントローラ１５側へ出力するモ
ードに切替えられている。

ｑ＞７’−タセレクタ／７では、Ｉ１０コントローラ／
３からのセレクト信号により、データコントローラ／Ｓ
からのデータがセレクトされて、スクリーンメモリＪ、
２へ与えられる。

＆）　　”／ｗコントローラ１０からの書込みに必侠な
ｆｌｉｉ制御信号ＷＥがスクリーンメモリ２２へ与えら
れ、−前記アドレスにデータが書込ま・れる。

（３−３）　　シフトライト動作の場合この動作も、Ｃ
ＲＴコントローラ９を介さないライト動作の１つである
が、前の（３−２）との違いは、予め設定されたマスク
レジスタの内容に基づいて、ニー込みのための入力デー
タが、データコントローラｌＳ内のシフトレジスタによ
り一定量だけシフトされた後に、このシフ１−されたデ
ータと、スクリーンメモリ、２２から読出したリードデ
ータとにマスクレジスタの内容に応じたゲート条件を与
えて新しい合成データとし、この新しい合成データをス
クリーンメモリ、２２へ書込む動作を行う点にある。

このシフトライト動作が、この発明のデータ：ｊ、ｉｊ
込み方法で対象とする動作であり、この点については、
後に詳しく説明する。

以上の〔１〕〜〔３〕がスクリーンメモリｕＪをアクセ
スする動作の種類であるが、第２図の装置では、スクリ
ーンメモリ２２としてダイナミックＲＡＭを使用してい
るので、その他に、リフレッシュのためのメモリアクセ
スも行われる。

この第２図の装置では、リフレッシュ動作を除いた他の
メモリアクセスは、次のような規制条件に基づいて行っ
ている。

／）　　ＣＲＴコントローラ９を介するＲ／、動作は、
ブランク期間中だけ行う。

、２）ＣＲＴコントローラ９を介さないＲ／、動作は、
表示期間中およびブランク期間中に行う。

３）　ブランク期間中における上記／）と２）の動作の
優先順位は、先にメモリアクセスをした方の動作が優先
する。この場合に、システムバス側のソフトウェアで、
このｌ）と２）の動作が同時に発生しないように管理し
ている。

ｔ）　表示読出しく表示動作のためのメモリアクセス）
とＣＲＴコントローラ９を介さないＲ／Ｗ動作は、時分
割的に行う。その割合は、表示読出し２回に対して、Ｃ
ＲＴコントローラ９を介さないＲ４動作７回である。

なお、当然のことであるか、ＣＲＴコントローラ９を介
さない騒動性は、常に連続的に発生するとは限らず、シ
ステムパス側からリードまたはライト−要求があった場
合にのみ行われ、この場合のル〜ｒ動作が、表示読出し
に対して時分割的に行われるものである。

第３図は、第２図の装置において、表示読出しく！：Ｃ
ＲＴコントローラを介さない’Ｊ　−ト乃イト動作とを
時分割方式で行う状態を示すタイムチャートである。

図面における信号波形について述べると、／）　　ＣＬ
Ｋは、ＣＲＴコントローラワヘタイミングコントローラ
スθから与えられるクロックイｉ″＋である。

２）　　ｑのＡＤｏ〜１．は、第２図のアドレス番デー
タバス（ＡＤｏ−１６）に対応しており、”表示読出し
のためのメモリアドレス、すなわちディスプレイアトＬ
／　ス、　Ｄ　Ａ　Ｄが、２　ｎ　、　２　ｎ　＋　／
　、　２　Ｉｔ＋２．・・・・−・と順次進んで行くこ
とを示す。

７つのアドレス、例えばＤＡＤ、２ｎは、表示画面上に
おける／ラスター上に並んだ／６個のドツトに対応し、
クロック信号ＣＬＫυ）２個毎に、アドレスＤＡＤが歩
進される。

すなわち、コクロツタ信号ＣＬＫか／アドレスコアＤに
対応しており、／乙ビット（＝／ワード）ずつ表示デー
タが出力される。

３）ｑのＲＡＳは、ＣＲＴコントローラ９から、ル蓄コ
ントローラ１０およびタイミングコントローラ２０へ与
えられる信号で、スクリーンメモリ２コに対するＲ／ｗ
制御の他に、Ａ　Ｄ　。

〜１．をラッチするタイミング信号としても用いられる
。

ｔ）／６のＡＤＲＬＡＴＣＨは、アドレスセレクタ／乙
の内部に設けられたラッチ回路の信号で、ＣＲＴコント
ローラ９の出力ＡＤｏ−１６を３）のｆτｊの立下りの
タイミングでラッチした信号を示す。

３）−／乙−のＡＤＲ５ＥＬＥＣＴは、ＣＲＴコントロ
ーラワからのアドレスかアドレスコントローラ／ダから
のアドレスかをセ、レク１するアドレスセレクト信号で
、タイミンクコントロー−−ｙ　、２　ｏで発生され、
アドレスコア２り／乙と１／１０コントローラ／３へ与
えられる。

この第３図では、’ｐ　ｉ　ｓ　ｐ’で示される一勘１
１１」、すなわちレベル″Ｈ′がｃ　ＲＴコントローラ
９からのアドレスの選択期間４で、’Ｒ／ｗ□で示され
る期間、すなわちレベル′Ｌ″がアドレスコア　１−１
：１−ラ／りからのアドレスの選択期間ヲ示している。

６）／θのＲＡＳは、スクリーンメモリ２２へ与えらイ
ア、るリーレライトのためのｔｌｊｌＪ御信号で、タイ
ミングコントローラ２ｏからのタイミンク信号に基づい
て、Ｒ／ｗコントローラ１０で発生される。

この夏ＲＡＳで、Ｄｉｓｐ　２ｎ　、　Ｄｉｓｐ　ｕｎ
　＋　／、・・−・・・は表示ｆＭｃ出しのためのメモ
リアクセス、■シＷはリードまたはライト動作のための
メモリアクセスである。

７）／θのＣＡＳも、前の６）１０の［Ｔ１と同ｍのリ
ートンタイトのための制御信号である。

上の６）１０のＲＡＳおよびそれと対をなす７）１０の
ＣＡＳは、メモリアクセスと考えることもできる。とい
うのは、ＲＡＳとＣＴ１、およびアドレス情報を与える
ことによって、メモリーコからデータを読出すことがで
き、さらにライトイネーブル信号ＷＥも与えれば、メモ
リ２２へブータラ書込むこともできるからである。

ｇ）ツコのり。ＵＴは、スクリーンメモリ２ユの読。

出しデータであり、アドレス、ＲＡＳ、ＣＡ百が与えら
れると、そのアドレスのデータが出力される。

この図で、ユｎ、コｎ＋’／、２ｎ＋コ、・・・・・・
と、ｍ、ｍ＋／、ｍ＋２＋・・・・・・は、それぞれの
アドレスのデータ出力期間を示す。なお、髪蓄動作での
アドレスｍ、ｍ＋／、ｍ＋ノは、先に説明したように、
必ずしもここに示すように７つずつ歩進されるアドレス
である必要はないか、（Ｖ’宜上連続する場合を示す。

ｑ）　　Ｄｉｓｐ　　ＤＡＴＡ　　ＬＡＴＣＨは、スク
リーンメモリ２２からの表示ｆｉｆｅ、出しデータか、
Ｐ／Ｓ変１１ン・咄：；２ダ内のバッファにラッチされ
たデータを示す。

このラッチタイミングは、Ｒ脂コントローラ１０からＰ
／ｓ変換器、２４’へ力えられる。

／θ）　Ｐ→Ｓ変換がｓｐは、ｑ）のＤＡＴＡ　　ＬＡ
ＴＣＨのデータがＰ／ｓ変換され、ビデオコントローラ
、２ｋを介して表示ユニツ１−２乙へ表示されるクイミ
ンクを示している。

この第３図に示されるように、Ｐ／ｓ変換器、２グやビ
デオコントローラ；ＺＳＺ＞の内部におＩＪる処岬・制
御のために、上の２）のＡＤｏ〜、６てＣＲＴコントロ
ーラ９によりアドレスされたデータは、スワードＣ＝３
．２ドツト）分たけ；１、〒凹曲にシフトされて表示さ
れる。

／／）　　ＲＤＩ）ＴＬＴは、Ｒ／Ｗ　７１１作のうち
θ用ｔＨυ１作、弓−すわあリード動作の場合に、メモ
リ出力のラッチタイミングを与えるタイミング信号であ
る。

７．２）１０のＷＥは、ＶＷ動作中のライト動作時に、
このタイミング（Ｗ）でＲｈコントローラ／θから発生
されるメモリ制御信号で、入力データの書込みタイミン
グを示す。

／３）ＱＡ〜／３）　　ＱＤは、クロック信号である。

この第３図のタイムチャートでは、表示読出し２回に対
して、リーイイト動作が７回の割合の時分割でメモリア
クセスしている。

その理由は、スクリーンメモリの性能上、メモリアクセ
スまたはそのサイクルタイムに一定時間以上を必要とす
るからであり、もし、メモリが高速であれば、このよう
な表示読出し２回に対してリート乃イトを７回としない
で、表示読出し７回に対してリート／ライトを７回とす
ることも可能である。

しかし、メモリのコストの観点からは、そのような高速
のメモリを使用することは望ましくないこと、およびＣ
ＲＴディスプレイの走査が高速のため、表示脱出しのサ
イクルも址くなり、これに対応てきる性能のメモリも現
段階では少ないので、第３図で説門したようなス回の表
示読出しに対して、７回のＩＪ−＋゛／／ライト動作肖
てる方式か実用的である。この程肚のメモリであれに、
コスト的にも性能的にも１／ｆ適なメモリを容易に選択
することかできる。

なお、Ａ）の／θのＲＡＳで、　　１）ｉｓｐ　、２ｎ
と］）ｉｓｐスｎ　＋／、すなわち偶数番口と奇数番目
とでは、／）のＣＬＫや２）の９のＡＤｏ〜１４に対す
る発生クイミンクカ〕異なっている。これは、メモリの
速度に好ｊ１６１なタイミンクでアクセスするためであ
り、そのタイミンクはタイミンクコントローラ２０によ
って看即されている。

以上のような動作によって、表示脱出しとＣＲＴコント
ローラを介さないリートライト動作とが時分割方式で行
われる。

この場合に、ＣＲＴコントローラを介さないＲ／　ｗｌ
ｉ９作は、表示期間中に限らす、ブランク期間中にも付
える。これに対して一１ｃ　ａ　’Ｉ’コントローラを
介するＲ／ｗ動作は、ブランク期間中だけ行われる。

そこで、ブランク期間中には、ＣＲＴコントローラを介
するＲ／、動作とＣＲＴコントローラを介さない駒動作
とがタイミング的に競合しない、すなわち殆んど同時に
発生することがなし）よう番こ、システム側でチェック
する。例えばシステム側でＣＲＴコントローラのステー
タスを監視し、　　ＣＲＴコントローラがＲ／、動作中
でなければ、ＣＲＴコントローラを介さない馬〜ｌ要求
を第一図のＣＲＴディスプレイ装置へ送出するようにし
ている。

しかし、このようなチェックを行わないときや、システ
ム側のエラー等によって、両者の競合か発生した場合に
は、時間的に先に動作に入った方を優先させる方式も可
能である。

すなわち、ＣＲＴコントローラを介するＲ／ｗ動作中ニ
、ＣＲＴコントローラを介さないＲ／／ｗ髪求があった
ときは、ＣＲＴコントローラを介する方の動作が終了す
るまで待たせた後、ＣＲＴコントローラを介さないル〜
ｌ動作を行う。逆に、ＣＲＴコントローラを介さない駆
動作中に、ＣＲＴコントローラから駒動作の要求があっ
たときは、ＣＲＴコントローラを介さない駒動作をその
まま続行させ、ＣＲＴコントローラからの要求は無効と
する。ここで、無効とは、ＣＲＴコントローラ自体は、
あたかもＲ／ｗ動作を行ったかのように動作しても、メ
モリアクセスをしないようにして、Ｒ／Ｗ要求を無効に
することである。これらの制御は、工１０コントローラ
／３とタイミングコントローラ２０とも今ｔコントロー
ラ１０とで行われる。

なお、以上の説明では、動作原理を理解しやすいように
、常？こ表示読出し２回（こ対して、ＣＲＴコントロー
ラを介さないリードまたはライト動作が７回の割合で発
生する場合について示している。

しかし、実際には、リードまたはライト動作は、システ
ムバス（ｌｉｌｌからリードまたはライトの要求があっ
た場合にのみ、それに対応して第３図に示したタイミン
グで行われる。リードまたはライト動作の散水、および
それに対するティスプレィ装Ｈ−側のレティー花シイ−
の応答は、コントロールバスｇＣとＩ／１０コントロー
ラ／３との信号授受によって行われる。

この場合に、システムバス側の動作サイクル、例えばマ
イクロプロセッサのマシンサイクルと、第２図に示した
回路の動作サイクル、例えば表示読出しサイクルとは、
全く独立に非同期での動作が可能である。

このように、第２図のＣＲＴディスプレイ装、ＩＦ。

では、表示読出しのサイクルをシステム側のマシンサイ
クルと全く独立に設定することが可能であり、それぞれ
非同期で動作させることができる。

そのため、それぞれの装置は、最適の状態に設計するこ
とが可能となり、システム全体の効率も向上される。

そして、すでに説明したように、この発明のデータ書込
み方法は、この第２図の装置のＣＲＴコントローラを介
さないリートシタイト動作を使用しても、なお−回の書
込み命令を必要とする、シフトライト動作を７回の命令
で実行できるようにして、システムの効率をさらに向上
させることを目的とする。すなわち、ワード単位でデー
タが書込まれ１画素車位のデータが格納されるスクリー
ンメモリのスつのアドレス１（またがって、／文字外の
ｊ゛−夕を−Ｈ込ｊＪ　ｊｆｉｈ作、いわゆと］ンフ）
・ライト！１１１作では、一般（こ２回の判°込みを行
゛うことか心髄であり、−瀉込み６６令もコ回与えるの
で、システム側Ｑ）′１．′」、］１１も、単に１倍で
はなく者しく増加する。

この発り」のデータ書込み方法では、このようなシフト
ライト動作を７回の岩込み命令で実行できるようにする
ととも（こ、−書替えを必要としないデータについては
、脱出しと再書込みとによって。

元ど’４６りの位置にそのまま保持されるようにｆｌｊ
ｌＪ御し、かつ入力されるデータが半角文字で、そのシ
フト結果か７つのアドレス内に納まってしまうときは、
次のアドレスへの書込み動作を省略するように？ｌｉ！
Ｉ御して、謹込みスピードが著しく向上されると同１１
、Ｙに、システム側の負担も著しく軽減されるようにし
ている。

ｉｂ　ｉＪ４の順序として、ます、／文字外のデータを
メモリのλつのアドレスにまたがって書込む、シフトラ
イト動作について説明する。

第グ図は、文字データが／ワード（／Ｗ）を単位として
アドレスされるスクリーンメモリ上に岩込まれた状態を
模型的に示すメモリ図である。図面において、ｎ　、　
ｎ　＋　／　Ｔ　ｎ＋　−’　＋・・・・・・はアドレ
スを示す。

第５図は、／文字当りのドツトマトリックスを示し、／
Ａ（列）Ｘ７６（行）で／文字を構成する場合である。

図面において、ｌ＝０．／、２゜・・・・・・、／には
それぞれ／６ビツトー／ｗの行を示す。

この第Ｓ図が／文字を構成し、例えば第７図の１株′に
相当する。

この第Ｓ図のように、／文字か／Ｗ（＝／ｂビット）の
幅を有し、スクリーンメモリが／Ｗ−／アドレス構成の
とき、文字間に例えばコビット分だけスペースを確保し
てデータを書込むと、第７図のように、７つの文字が隣
り合うａつのアドレスにまたがってしまう、という場合
が極めて多くなる。

次の第６図は、同じく／文字当りのドツトマトリックス
を示し、ｇ（列）×７６（行）で／文字を構成する場合
である。

漢字等は、一般に第Ｓ図のように／＆Ｘ／Ａのマｌ−Ｉ
Ｊラックス構成されるのに対して、数字やアルファベッ
ト、記号等は、この第６図のように、ざ×７６のマトリ
ックスで構成される。この第４図のような場合が、いわ
ゆる半角文字と呼ばれる。

この第６図のような半角文字が混っている場合にも、第
Ｓ図の／文字が隣り合うａつのアドレスにまたがって書
込まれる、というケースが生じる。

第７図は、スクリーンメモリのアドレスの配列を表示画
面に対応させて模型的に示す概念的構成図である。

この第７図では、／行目のアドレスが、０．／、ス、・
・・・・・、Ｐ−／、Ｐのように力えられ、以下の各行
には１図示のようなアドレスが与えられることを概念的
に示している。

そして、７つのアドレス内には、／乙ビット（／Ｗ）す
なわち、表示画面上に／６ドツトで表示される画素デー
タが格納される。

例えは、第Ｓ図の／行目１＝０の／Ｗが、第７図のθ番
地に書込まれるとすれば、第３図の４行目（１＝０〜／
＆）の／Ｗは、第７図の（ｌＰ＋／）＋θ番地（ただし
ｌ＝０〜１５）に書込まれることによって、／文字分の
データの書込みが終了する。すなわち、第Ｓ図の／文字
のデー夕を書込むためには、メモリの７６行分のエリア
を使用し、それぞれのアドレスへの書込み命令を与える
ことが必要となる。このような７６回の書込み動作によ
って、第５図の／文字を第７図のスクリーンメモリ上に
書込むことができる。

ところが、第を図のように、２つのアドレスにまたがっ
て／文字分のデータを書込む場合には、コ倍のメモリエ
リアとなるので、このような動作をコ回繰返えすことが
必要となる。

すなわち、第７図の例で説明すれば、／Ｗ（二／Ａビッ
ト）構成のアドレス１０′〜’（／ｊｐ＋／）十θ′　
と、隣りのアドレス１７′〜’（／！ｒＰ十／）＋／′
のそれぞれ７６行分のエリアが使用され、３．２（ビッ
ト）×／乙（行）のうちの／６（ビット）×／乙（行）
に／文字分のデータが書込まれること（こなる。

このように、２つのアドレスにまたがって／文字分のデ
ータを書込む、いわゆるシフトライト動作＋３１．その
書込み動作が多くなるから、制御も複雑化する。例えば
、／文字が／乙（ビット）×／乙（行）　ｉ’に成の場
合には、７６ビツト（−／Ｗ）単位で書込んでも、／乙
（回）Ｘ、２＝３２回の書込み動作を必要とする。

この弁明のメモリへのデータ１込み方法では、このよう
な／　Ｗ　ｊｌ’を位で入力される文字データの一つの
アドレスにまたがる、シフトライト動作を、７回の書込
み命令で実行し、／文字分のデータの一１１Ｊ−込みか
／６回の動作で完了できるようにするとともに、λつの
アドレスのＩＪ　’１１えを必要としないデータについ
ては、読出しと再吉込みとによって、フじどおりの位１
１へ１にそのまま保持されるように制御し、かつ入力デ
ータが半角文字でシフトの結果が７つのアドレス内に納
まってしまうときは、次のアドレスへの書込み動作を省
略するように制御して、シフトライトを伴うデータの書
込みスピードがさらに向上されるようにしている。

次に、この発明のデータ書込み方法によって、入力され
た／ＷのデータＡをスクリーンメモリ上のアドレス境界
からｍビット分だけすれた位置、すなわちアドレスｎと
（ｎ＋／）とにまたがって書込む場合の動作について説
明する。

第Ｓ図は、スクリーンメモリ上の弘つのアドレス（ｎ　
−／　）〜（ｎ＋コ）と書込まれるデータＡとの対応関
係を示す図である。図面において、ｎ］はシフトされる
ビット量すなわちシフト量を示し。

ｍ二θ〜／Ｓである。

次の第９図は、スクリーンメモリのアドレスｎと（ｎ＋
／）の内容と、入力データへの内容とを詳細に示す図で
ある。図面において、Ｂ−Ｅはスクリーンメモリのアド
レスｎと（ｎ十／）のデータの内容を示し、Ａ１とＡ２
は入力データＡを構成するデータの内容を示す。

第１θ図は、入力データＡがスクリーンメモリ上に書込
まれた場合におけるアドレスｎと（ｎ＋１）の内容を示
す図である。

第９図と第７０図とを対比すれば明らかなように、入力
デ〜りＡの書込みが終了すると、スクリーンメモリのア
ドレスｎでは、その内容がＣがらＡｔ？こ変わり、また
アドレス（ｎ十／）では、内容がＤからＡ２に変化する
。なお、アドレスｎの内容Ｂと、７ドＬｚス（ｎ＋１）
の内容Ｅは不変で、元のす才である。

このような／Ｗ短単位書込みを／６回繰返えした場合、
例えば先の第を図で文字１社′の位置に、他の文字を、
斗込んだとすると、両隣りの文字１会′と１日′は、こ
の書替えによって例の影響も受けず、元のままの状態を
保つことができるということになる。

１１＋ひ、第３図から第７θ図に戻って説明する。

このようなデータの書替えを行う場合、先の第３図に示
したタイムチャートのように、アドレス、ＲＡＳ、ＣＡ
Ｓ、およびｗｌを与えて、書込み動作を行うことになる
。しかし％書込みデータの人力は／Ｗ短単位あり、また
アクセスはスクリーンメモリ上の／アドレス単位である
。

そのため、第３図から第７θ図で説明したような書込み
を行うには、すでに再三説明したように。

アドレスｎへの書込みと、アドレス（ｎ十／）への書込
みとが必要で、メモリアクセスをコ回行わなければなら
ない。

すなわち、アドレスｎへの書込み動作として、アドレス
ｎの内容のうちｍ　（ｍ　＝　０〜／ｊ）ビット分のデ
ータＢと、入力データＡのうち（／６−ｍ）ビット分の
データＡ、とで／Ｗのデータを作成し、アドレスｎへ書
込む。

次に、アドレス（ｎ十／　）への書込み動作に移り、入
力データＡのうちＭＳＢ側のｍビット分のデータＡ２と
、アドレス（ｎ＋１）の内容のうちＭＳＲ側の（／Ａ−
ｍ）ビット分のデータＥとで／Ｗのデータを作成して、
アドレス（ｎ＋１）へ書込む。

次に、このようなシフトライト動作を行う場合に使用さ
れるマスクレジスタとシフトレジスタについて説ゆ」す
る。

ます、第１／図は、シフトライト動作に使用される２個
のそれぞれ／Ｗ構成のマスクレジスタＭＲＡ％ｒｖｔｉ
ｔ　、き、その内容の一例を示す図である。

このようなマスクレジスタＭＲＡとＭＲＢは、第２図の
Ｉ１０コントローラ／３の中に設けられている。

そして、スクリーンメモリ、！コへデータを書込む場合
には、システムバス側から与えられる書込みコマンドに
先立って、予め同しくシステムバス側からその内容が与
えられ、マスクレジスタＭＲＡとＭＲｒ、に設定されて
いる。

第７２図は、同じくシフトライト動作に使用される直列
接続された２個のそれぞれ／Ｗ構成のシフトレジスタＤ
ＲＡ％ＤＲＢを示す。

このシフトレジスタＤＲＡとＤＲＩＩは、データコント
ローラ／Ｓの中に設りられる。このシフトレジスタは５
入力データを保持する機能を有するものであるから、従
来はデータレジスタと呼ばれているものである。この発
り」のデーター込み方法では、シフト動作を行わせるた
めに、シフトレジスタを用いる。

システムバス側からスクリーンメモリ２コに対する書込
みコマンドがあった場合、一方のシフトレジスタＤＲＡ
へ、データバスｆｆＢからデータバッファ／２を介して
、／Ｗの入力データがセットされる。

シフトレジスタＤＲＡにセットされた／Ｗのデータは、
マスクレジスタの内容に基づいて、他方のシフトレジス
タＤＲＢの方向ヘシフトされる。

第１／図と第１コ図の場合には、ｍビットたけシフトさ
せるようにしている。

第７３図は、この発明のデータ書込み方法において、第
１／図のマスクレジスタと第１コ図のシフトレジスタと
によって、第３図から第１Ｏ図に示したデータのシフト
ライト動作を行う場合のフロー例を示すフローチャート
である。

この第７３図のフローでは、■と■のステップはシステ
ムバス側から行い、■〜■のステップは、第２図に示し
たＣＲＴディスプレイ装置側で行うようにしている。

このフローによってデータを書込む場合、■〜（へ１を
４回繰返えすことにより、／文字分のデータのり：込み
か終了する。例えは／乙Ｘ／乙（ドツト）の文字の場合
には、■〜■の／６回の繰返えしで／乙行分の書込みが
行われ、／文字分のデータか思込まれることになる。

そして、その後に、別の位置ｊ、へ書込む場合には、０
）からυ（」始する。

この第１３図のフローの■〜■を、すべてハードウェア
で処理するようにしているので、処理スピードか速くな
り、かつスクリーンメモリ２２への書込みタイミンクは
、第３図に示したように表示読出しと時分割的に行って
いるので、処理スピード゛はさらに向上される。

例えば、ステップ■のアドレスｎを（ｎ±／）に加話す
るＨＩＬ！＋作は、アドレスコントローラ／ｌｌ方行っ
て、アドレス（ｒｌ　＋／　）　ｆ生成する。

また、ステップ■と■では、リー陳デフアイ／ライトサ
イクルでアドレスｎ、（ｎ＋／）をアクセスしている。

そのため、メモリアクセスは、第１＜Ｚ図は、リートク
キデフアイ／ライトサイクルの動作を説明するための一
例を示すタイムチャートである。

ＲＡＳ、ＣＡＳに対して、一定のタイミンクでＷ　Ｅ’
を発生させることにより、Ｗ下よりも速いタイミングで
そのアドレスの内容を読出し、その読出しデータそのも
の、あるいは読出しデータに所定の条件や制御による処
理を行ったデータを作成する。そして、読出しデータあ
るいは作成データを７１のタイミングで再びそのアドレ
スに書込む動作である。

この’Ｊ　−Ｙ／−（デフアイ／ライト動作を行えば、
第ｇ図から第７０図について説明した動作は、アドレス
ｎと（ｎ＋／）の２回のメモリアクセスで可能となる。

しかし、この第１グ図の動作は、処理スピードを一番速
くしたいときに用いれば充分で、必すしもこのような動
作を使用することは必須要件ではない。

そして、第７３図のフローチャートで説明したように、
■のステップでアドレス（ｎ＋／）を生成することがで
きるから、システムバスイ０９からは、アドレス＋］ζ
こついての７回たけ田込みコマンドを与えイ゛１．ばよ
い。

したかつて、この発明のデータ書込み方法によれば、シ
ステム（＋１１ｊの処理時間、およびシステムイνｌ］
とＣＲＴディスプレイ装置（ｉｌとの間での信号の受は
渡し回数か減少し、処理スピードの向上の一因となる。

次６（，１第４図に示したようなｇ（列）Ｘ／４’（行
）ヒントで構成される父牢、いわゆる半角文字が人力デ
ータの場合について、シフ１−ライトＴＪｊ）＋作を１
）兄少１する。

この半角文字のシフトライトでは、シフト後の１１」、
込み位１１′１がアドレス１１内に納まる場合と、コっ
のｆトレス１１と（ｎ　＋／　）と１こまたがる場合と
が牛じぺ）。

第１５［ンｌｉ′、ｉ、半角文字のシフト佐の位１直が
すべＴｅｌ〜レスｎ内に納まる場合の、スクリーンメモ
リのアト１／ス０と（ｎ＋／　）、入力データＦ、およ
びマスクレジスタＭＲＡとＭＲＢ、との関係を示す図で
ある。

この第１左図は、入力データＦのＬＳＢが、スクリーン
メモリのアドレスｎの境界からＩｎ、ビット分たけシフ
トされた位置に書込まれる場合である。

このように、入力データＦのシフト結果が、アドレスｎ
の書替えのみでよく、アドレス（ｎ十／）は書替える必
要がない場合には、マスクレジスタＭＲＡたけに内容を
与えておけばよい。そのため、マスクレジスタＭＲＢの
内容は、無関係であるので、（１）で示している。

すなわち、この第１Ｓ図の場合には、少なくともマスク
レジスタＭＲＡのＭＳＢの／ビットが論理″′／＃とな
るので、このＭＳＢの７ビツトによってアドレスＨの書
替えたけでよいことが判定できる。

次の第１乙図は、半角文字のシフト後の位か１がアドレ
スｎと（ｎ＋、／）とにまたがる場合のアドレスと入力
データＧとマスクレジスタＭＲＡ％ＭＲＢとの関係を示
す図である。

このように、入力データＧをスクリーンメモリのアドレ
スｎの境界からｍ２ビット分たけシフトしたとき、その
シフト結果かスっのアドレスｎと（ｎ　＋　／）とにま
たがる場合には、先の第３図がら第１　ＯＬｇｌに関：
＋ｕｌ：　Ｌ／てＤｉｅゆ」したのと同様に、アドレス
（ｎ＋／　）についても書替えることになる。なお、こ
Ｑ）場合は、マスクレジスタＭＲ，のＭＳＢｖ）／ヒン
トか論理１θ“となることで判定される。

第７７図は、アドレスコントローラの詳細す＊１構成４
−示す機能フロック図である。図面において、／”ｉ％
Ａは加↓４器を示す。

アドレスコントローラ／ｌｌ−は、原理的には加算器で
あり、この第１７図のように加↓・７．器／ｌＩＡで構
成される。

そして、入力部のアドレスＡＡ、〜２．は、アドレスバ
ッファ／／から与えられ、出力（ｉｌｌのアドレスＡＢ
Ｏ〜１、は、アドレスセレクタ／乙へ与えられる。

また、！ｔｉ制御信号Ａ　Ｄ　＋／は、■１０−１７　
）　０’　−ｙ／３から与えられて、加算器／”％Ａを
９１１」御する。

この方ｌ算器／’（Ａは、ＡＤ＋／＝０（レベ／Ｌ／’
、［、’）のとき、ＡＡｏ−１６”　ＡＤ６−ｘ６、Ａ
Ｄ−＋−／＝／（レベル％Ｈ−）のとき、　ＡＡ□−３
５＋／　＝ＡＢＯ−１１１のように動作する。

なお、キャリーアウトＡＣＡＲＹは、ルヤコントローラ
１０へ与えられる制御出力である。この加Ｎ器ｔｉｉｐ
ｏ）キャリーアウトＡＣＡＲＹは、Ａ　Ａ　６−．６＝
（ｒＦＦＦ）、Ｈ，ＡＤ　士／＝　／の場合に％　ＡＢ
Ｏ−１５−（ＦＦＦＦ）Ｈ％ＡＣＡＲＹ＝／となる。

この制御出力は、Ｒ／ｗコントローラ１０において、Ａ
ＣＡＲＹ＝／の場合には％ＷＥが発生しないように制御
する。その理“由は、スクリーンメモリ、２２の容量が
（ＦＦＦＦ）Ｈまでであり、（ＦＦＦＦ）Ｈモ／へ書込
まれるべきデータが、（ＦＦＦＦ）Ｈに書込まれること
をプロテクトするためである。

なお、第１り図では、アドレスラインの数を／６本で示
しているが、スクリーンメモリの容量に応じて、例えば
ＡＡ、〜□、のように２０本使用してもよいことはいう
までもない。

第１ｇ図は、マスクレジスタとシフトコントローラの詳
細な構成例を示す展開図である。図面において、　ＭＲ
ＡとＭＲＢはそれぞれマスクレジスタ、ＳＣはシフトコ
ントローラを示す。

信号ＩＬＴ−ＡとＩＬＴ−Ｂは、マスクレジスタの設定
の際に、システムバス側からのマスクデータをラッチす
るデータラッチタイミング信号であり。

■ろコントローラ／３内で発生される。

信号５ＦＴＬＤは、データコントローラｌＳ内のデルタ
レジスフＤＲＡに入力データをロードする期間、および
ＤＲＢをクリアする期間たけ発生される信号で、このシ
フトコントローラＳＣにも入力される。

５ＦＴＣＬＫは、データコントローラ１５へ与えられる
シフトクロックであり、同時にシフトコントローラＳＣ
にも力えられる。

マスクレジスタＭＲＡには、タイミング信号ＩＬＴ−Ａ
でマスクデータＤ。−３５が設定され、マスクレジスタ
ＭＲＢには、信号ＩＬＴ−Ｂで同様にマスクデータＤ。

〜１６が設定される。

このマスクレジスタＭＲＡとＭＲＢの設定は、書込み俊
、、Ｊ（Ｍ　Ｗ　Ｔ　Ｃに先立って予め行われる。この
設定Ｃ；↓、先の第７３図のフローチャートで説明した
ように、必すしも替込み要求ＭＷＴ　Ｃ４ｗにやり直す
必要はない。

例えば、第Ｓ図の／ＡＸ／４（ビット）構成の／文字を
、そのｌ＝０の／Ｗが第７図のスクリーンメモリのアド
レスコとアドレス３とにまたがって書込む場合について
説明する。　　−この場合には、第３図から第１／図に
関連して説明したように、マスクレジスタＭＲＡとＭＲ
Ｂとを設定する。

そして、アドレスバスｇＡにはアドレス２、データバス
ｇＢには第Ｓ図の１＝ｏの／Ｗを与えて、コントロール
バスｇＣから書込み要求信号ＭＷＴ　ＣをＣＲＴディス
プレイ装置へ与える。このようにして％　ｌ＝０の／Ｗ
を第１θ図のようにｍビット分だけシフトさせて、アド
レスユとアドレス３にまたがった位置へ書込む。書込み
が終了すると、応答信号ＭＲＤＹが、システムバスを介
してＣＰＵへ返送される。

次には、マスクレジスタの設定は行わず、前のままにし
ておいて、アドレスバスにはアト°レス（Ｐ＋／）＋Ｊ
−データバスには第Ｓ図の！＝／の／Ｗ、：ｌ：ｌント
ロールバスには１斗込み要求ＭＷＴＣ七ｐ与えれはよい
。

以Ｔ回４）ｋに、マスクレジスタの内容を変更すること
なしに、アドレス（，２Ｐ＋、２　）〜（／グＰ＋２）
とｌ−，２〜／／Ｉの／Ｗとを順次送出する。

そして、最後に、アドレスノ〈スにはアドレス（／　５
　Ｐ　−＋　／　）　＋　、２　、デークツ＼スには第
左図のｌ二１５の／Ｗ、コントロールノ＼スには書込み
裂刃くＭＷＴＣを送出する。

このように、書込み要求ＭＷＴＣの／６回の送８４で、
第Ｓ図の／文字がスクリーンメモリの所望の位ｉ＋’＋
″、スｆ、ｉわ２アドレス２とアドレス３Ｉこまた７１
）す、かつＩｉｌビット分たけシフトされた位１なへ１
外込：Ｌれること（こなる。

また、第１ｇ図のンフトニコントローラＳＣｃま。

マスクレジスタの内容に基づいて、データコントローラ
／に内のシフトレジスタＤＲ，とＤＲ，のシフト］用を
コントロールす不回路である。

このシフ１〜コントローラＳ］；１．、ノ々ラレル入ブ
ｊでシリアル出力のシフトレジスタで構成され、イ河号
５ＦＴＬＤが１Ｈ′のとき、クロック５ＦＴＣＬＫでマ
スクレジスタＭＲＡからのマスク情報ＭＤＡｏ−ＭＤＡ
１．がパラレルにロードされる。

そして、タロツク５ＦＴＣＬＫでシフトされ、その出力
Ｓ。ＵＴからマスク情報ＭＤＡｏ−ＭＤＡＩ＋、をシリ
アル出力する。

例えば、マスクレジスタＭＲＡに、第１／図のようなマ
スクデータが設定されているとすれば、出力Ｓ。Ｕ、が
１ノ′になるまでシフトさせることによって、′θ′の
ビット数すなわち（／ｘ−ｍ）をカウントし、シフトｆ
ｔ　ｆｆｌを検出する。

第１ｑ図は　Ｉ／、コンｌ−ローラ／３の詳細な構成を
示す展開図の一例で、この発明のデータ書込み方法に関
連する部分について示している。図面において、ＭＲは
２個のマスクレジスタＭＲＡおよびＭＲＢからなるマス
クレジスタ、ＳＣはシフトレジスタからなるシフトコン
トローラ％ＦＦ／／〜ＦＦ／＋は０７９７１７０７１回
路、ＦＦ２／〜ＦＦニアはＰＲ（プリセット）付き０７
９７１７０７１回路、Ｕ／／〜Ｕ／４はアンドゲート回
路、Ｕ、２／〜Ｕ３θはナントゲート回路、Ｕｌｌ／〜
ＵＩＩ３はオアゲート回路、Ｕ＆／とＵ３２はノアゲー
ト回路、Ｕ乙／〜Ｕ６乙はインバータを示す。

第２０図（１１と（２）は、第７９図に示された■１０
コントローラ／３の動作を説明するタイムチャートであ
る。図面の各信号波形に付けられた符号は、第１ｑ図の
符号位置に対応している。

第一θ図（１）の信号波形の符号は、 ／’）　　ＱＢは、第３図の７≠）に対応するクロック
信−号で、タイミングコントローラ２０から与えられる
。

、２）　　ＣＬ　Ｋ　＝　Ｑｃは、第３図の／）に対応
するクロック信号である。

３）　　ＡＤＲ５ＥＬＥＣＴは、第３図のＳ）に対応す
るアドレスセレクト信号で、タイミングコントローラ、
２０から与えられる。

＋）　　ＭＷＴＣは、システムバスのうちのコントロー
ルバスｇ　ｃ　カラ■１０コントローラ／３へ与えられ
る信号で、スクリーンメモリ２２への書込み要求信号（
書込みコマンド）であり、時点ａで入力されて１時点す
で終了する。なお、点線で示される時点ｂ′は、半角文
字ｏ、）場合に、アドレス（ｎ　＋／　）への書込み動
作を省略するときの終了時を示す。

、Ｓ−）　　ＡＢＵＳは、７ドレスノマスｇＡにアドレ
スｎが与えられていることを示している。

乙）　　ＤＢＵＳＩＥＮＭ　は、データノくスｇＢのイ
ネーブル信号、すなわちデータ、＜ソファ７．２の出力
を有処鵠効にコントロールするゲート信号に使用される
。この信号は、第７９図のＩ／。

コントローラ／３により、時点Ｃから時点ｄまで発生さ
れる。

７）　　５ＦＴＬＤは、データコントローラ／タム与え
られるパルス信号で、シフトレジスタＤＲＡに入力デー
タをロードする期間、およびＤＲＢをクリアする期間を
示す。

ｇ）　　５ＦＴＧＴは、データコントローラ１５へ与え
られる信号で、パルスｆは、シフトレジスタＤＲ人とＤ
ＲＢのロードおよびシフト動作の期間を示す。

９）　　ＲＡＳは、ＲＡがアドレスｎへのデータＤＡの
書込み動作、ＲＢがアドレス（ｎ＋／　）へのデータＤ
Ｂの書込み動作を示す。なお、ＲＡとＲＢ以外の［口は
、゛表示読出しのためのＲＡＳである。

＃Ｓｌ）　　ＣＡＳも、同様に、ＣＡがアドレスｎへの
データＤＡの、ＣＢがアドレス（ｎ＋／）へのデータＤ
Ｂの、書込み動作を示す。なお、ＣＡとＣＢ以外のＣＡ
Ｓも、表示読出しのためのＣＡＳである。

／／）　　ＷＥも、上の９）のｒｔ　Ａ　Ｓと１０）の
ＣＡＳと同様である。

／Ｊ）　　ＷＴＡＤＲは、スクリーンメモリ２２へ４え
られるアドレスを示す。

／３）　　ＷＴＤＡＴＡは、期間ｇがシフト動作期間で
あり、この期間ｇは、シフト量により変化される。また
ＤＡとＤＢは、書込みデータの書込みタイミングを示す
。

／ｌＩ）　　ＭＲＤＹは％　りの書込み要求ＭＷＴ　Ｃ
に対すルＩ１０コントローラ／３からコントロールバス
ｇＣへの応答信号で、ＭＷＴ　Ｃに対するＣＲＴディス
プレイ装置側の動作完了を知らせる信号である。点線で
示される時点ｈ′とｊ′は、アドレス（ｎ十ｉ　）への
書込みを省略する場合の応答タイミングである。

１５）：　　ＤＧ−Ａは、データコントローラ／Ｓへ与
えられる信号で、アドレスｎへの書込みデータＤＡの書
込みのためのゲート信号である。

／４）　　ＤＧ−Ｂは、同じくデータコントローラ／Ｓ
へ与えられる信号で、アドレス（ｎ＋／）へのデータＤ
Ｂの書込みのためのゲート信号である。

／７）　　Ａ　Ｄ　＋／は、アドレスコントローラフグ
へ与えられる信号で、アドレスを（ｎ十／）に歩進させ
るために使用される。

次の第２０図（２）は、ＣＰＵから与えられる書込みコ
マンドＭＷＴ　Ｃ，およびこのコマンドＭＷＴＣに対す
る応答信号ＭＲＤＹと、Ｄフリップフロップ回路ＦＦ／
／〜ＦＦ／２、ＦＦ２／〜ＦＦコアの動作の対応関係を
示すタイムチャートであり、７回の書込みコマンドによ
って、アドレスｎ　ト（ｎ　＋　／　）への２回の凋二
込み動作を行う場合について示している。

この第、２０１凶（２）の信号波形は、／）Ｑｎからダ
）ＭＷＴＣまでと、／Ａ）ＭＲＤＹは、２４’ａ−２θ
回（１）と同じである。また、ＦＦ／／−Ｑ〜ＦＦ／２
−ＱとＦＦＪ／−Ｑ−ＦＦ、２７−Ｑは；各０７９７１
７０７１回路の出力端子Ｑの出力信号を示し、Ｕ２２−
ＯＵＴ〜Ｕコ４−ＯＵＴは各ナントゲート回路Ｕ、２．
２〜Ｕコクの出力信号を示す。

第７９図の各０７９７１７０７１回路の動作タイミング
は、この第、２０図（２）のような関係であり、第２０
図ｉｌｌの６）ＤＢＵＳＥＮＭ％　’７）ＳＦＴＬＤ。

ｇ）　Ｓｌｉ”ＴＧＴ、　　／り）ＤＧ−Ａ、／乙）　
ＤＧ−Ｂ、　　／’７）　ＡＤ−１−／等か発生される
。

第、２０図（２）の９）　Ｕ２１１−ＯＵＴの点糺！は
、第１９図のシフトレジスタＳＣの出力Ｓ。ＵＴがない
場合。

すなわちマスクレジスタＭＲＡ（１り　ｒ、　Ｓ　Ｒ＝
　ｏで、シフト１（：が０“のときのレベルを示す。こ
の場合には、ナントゲート回路Ｕ２３の出力がノアゲー
ト回路Ｕｓ／ｙ；；−介してＤフリップフロップ回路Ｆ
Ｆ２コのクロック入力となるので、その出力ＦＦ２１−
Ｑは、第２０図（２）のｌののに′のタイミングでＬレ
ベルに変化する。

また、マスクレジスタＭＲＡのＬＳＢ〜０の場合には、
そのシフト量に応じて％　ｋのタイミングが移動する。

なお、第２０図（２）のｔ）に示す書込みコマンド　　
　　　□ＭＷＴＣのタイミングａ、ｂは、ＣＲＴディス
プレイ装置のクロック、例えば／）ＱＢ等とは非同期で
あり、ＣＰＵのタイミングで発生される。特に、ｂのタ
イミングは、応答信号ＭＲＤＹの発生タイミングｈに対
応しており、このｈの発生後に、ＣＰＵのタイミングｂ
でＭＷＴＣがＨレベルに戻される。

したがって、ｈからｂまでの時間は一定値ではなく、所
定の時間幅の範囲内で不定の値となる。

ところで、シフトライト動作の場合、すでに説明したよ
うに、第２図のシステムバスざのうちの、アドレスバス
ｇＡからアドレスバッファ／／を介して、スクリーンメ
モリー２のアドレスが、またデータバスｆＢからデータ
バッファ／λを介して、■１０コントローラ／３に内蔵
されたマスクレジスタＭ　ＲのマスクデータＤ。〜、５
が、さらにコントロールバスｇＣから同じ＜　Ｉ１０コ
ントローラ／３のＦＦ／／へ、書込み要求（８号ＭＷＴ
Ｃか与えられる。

そこで、第２０図（１）と（２）のタイムチャートを参
照しながら、第７７図のＩ１０コントローラ／３の関連
する回路の動作を説明する。

涯込み喪求伯号ＭＷＴＣが、第、２０図（１）と（２）
の時点ａで入力されると、ＦＦ／／は次のクロック（ｉ
”ｉ号ＱＢの入力で動作し、出力Ｑを′Ｌ″に反転する
。

薯込み要求ＭＷＴＣは、同時にインバータＵ　４’　／
を介して、３ナントゲ一ト回陥Ｕコ乙とナントゲート回
路ＵΩ９とへ力えられ、ている。

１、＞月ＷＴＧＴ−／は、マスクレジスタＭＲＡに設定
されたシフト是用＝θのとき、および第１乙図のよう１
．こ、半角文字を入力する場合で、かつアドレスｎた（
りで−１■込みが完了するときに、アドレス（ｎ　−１
−／　）への、諮込み動作を娑略し、アドレスｎへの吉
込みＡ′そ了１＋、Ｈ，点て終了４８号Ｍ　ＲＤ　Ｙを
返送するための条件イア、号である。

そして、インバータＵ乙Ｓと、アンドゲート回路ＩＪ／
３とＩＪ　／　４’、およびオアゲート回路ＵＩＩ３は
、アドレスｎへの書込みだけで動作を終了する場合には
、Ｄフリップフロップ回路ＦＦ２’ｌをＦＦニアへ接続
するように機能する。また、アドレスｎと（ｎ＋／）へ
の２回の書込みで動作を終了するｉ合には、Ｄフリップ
フロップ回路ＦＦ２ＡをＦＦ、２７へ接続するように機
能する。

ます、シフト（ｆ’ｔ　ｎｓ二〇のときは、第１／図の
ＭＲＡ　　のＬＳＢ＝０である。

そこで、ナントゲート回路Ｕ２／によって、このＭＲＡ
のＬＳＢが１θ′であることを検出する。シフトライト
モードのときは、ＬＳＢ４０で、イレースモード信号Ｅ
ＳＭＤは１０′（すなわち″Ｌ’　）で与えられており
、ナントゲート回路ｔＪｌ／のナンド条件は不成立であ
る。

シフト量ｍ−θでＬＳＢ＝０のときは、ナンド条件が成
立し、ナントゲート回路Ｕ２／が１Ｌ′に反転する。そ
のため、オアゲート回路Ｕ４／から信号ＷＴＧＴ−／が
／′で出力され、アンドゲート回路／３、オアゲート回
路Ｕ’１３を介して、ＦＦへ コアの入力りへ与えられる。

したかつて、ＦＦλ７は、クロック塩の入ツバ　４−な
わち第３図のタイムチャートの１５）　　Ｑゎに示され
るように、／′乙ビットの書込、２）動作か終了した時
点で、反転さねで、その出力間が’Ｈ″になる。

そのため、ナントゲート回路ＴＪ　；　ｑの出力である
書込み終ｒ信号Δ４ＲＤＹがＬ“に変化して、書込み終
了の応答イム号が元止される。

次に、半角文字かアドレスｒ１に完全に含まれるときは
、第／乙図のＭＲＡのＭＳＢ二／に設定される。

この３ｉＬ合には、インバータＵ乙ノの出力か′Ｏｎに
反転し、オアゲート回路Ｕｌｌ−／の出力である’ｌＦ
３号ＷＴＧＴ−／か′／″で出力される。

したかって、先のシフト上、）ｍ＝０（Ｄ場合と同様に
、アドレス■）への香込みが終了した時点で、終了イハ
”ｉ　Ｍ’Ｒｌ）　Ｙが返送される。

Ｍ　ＲＤ　ＹのタイミンクＪは、ＭＷＴＣのタイミング
ｂ　ＩＣ対応して、Ｍ　Ｗ　Ｔ　Ｃか′Ｌ＃から′″Ｈ
＃に変化されると％ＭＲＤＹも′Ｌ＃から′Ｈ′に変化
する。

このＭＷＴ　ＣとＭＲＤＹとの関係を詳しく説明すれば
、 ■　ＭＲＤＹ　＝　’Ｈ’のとき％ＭＷＴ　Ｃの受付け
が可能である。

■　ＭＷＴ　Ｃを受付けて、これに対するＣＲＴディス
プレイ装置側の動作が終了し、または終了のための準備
が完了すると、ＭＲＤＹは）ＩレベルからＬレベルにす
る。

■　ＭＲＤＹのレベルか１Ｈ″から′Ｌ′に変化したこ
とを検出したら、ＣＰＵは、ＣＰＵのタイミングでＭＷ
ＴＣをＬレベルからＨレベルに戻す。

■　ＭＷＴ　Ｃのレベルが′Ｌ′からＨ′に変化したこ
とを検出すると、ＣＲＴディスプレイはＭＲＤＹ　をＬ
レベルからＨレベルに戻す。

以上の■〜■のインタフェース条件で、ＣＰＵとＣＲＴ
ディスプレイ装置が動作するように構成されている。

第１９図のナントゲート回路Ｕ２２は、１つの書込みコ
マンドＭＷＴ　Ｃが終了したとき、すなわちＬレベルか
らＨレベルに変化したとき、次に発生するかも知れない
第コのコマンドＭＷＴＣに備えて、Ｄフリップフロップ
回路ＦＦ２／〜ＦＦ２７をグリセットするための回路で
ある。

第２０図（２）の／７）Ｕ２コーＯＵＴは、り）ＦＦ／
／−Ｑと４）ＦＦ／、２−Ｑとに基づいて発生され、Ｆ
Ｆ２／〜ＦＦ２７をプリセット−９−る。

このプリセットは、書込みコマンドＭＷＴＣがタイミン
グｂでＨレベルに戻った後、次に新しいコマンドＭＷＴ
Ｃを受付ける目的で、回路を初期化する意味を有してい
る。

また、ナンドゲ゛−ト回路Ｕ、２／は、全ｉＩ！］１面
または−・一部の画面を消去する場合に、このようなア
ドレス（ｎ十／）への薔込み動作が省牝されないように
機能し、消去スピードを向上させるために設けられてい
る。

この消去動作の場合には、イレースモード信号Ｅ　Ｓ　
Ｍ　Ｄを１／′（レベル′Ｈ＃）で与えることにより、
ＭＲＡのＬＳＢ＝０のときでも、ナントゲート回ｊ帖Ｕ
２／のナンド条件を不成立にする。

そして、マスクレジスタＭＲＡとＭＲ，の全ビットを１
０′に設定し、かつ入力データの全ビットを″０′にす
ることによって、７回の書込みコマンドＭＷＴＣでアド
レスｎａ（ｎ十／）のλＷのデータを消去することが可
能である。

なお、マスクレジスタＭＲＡとＭＲＢは全ビットを′Ｏ
＃にすることは、必ずしも必要ではない。

その理由は、この発明のデータ書込み方法では、スクリ
ーンメモリーコのアドレスｎ（およびｎ＋／）からのリ
ードデータと入力データとを、マスクレジスタＭＲＡと
ＭＲＢに設定したマスクデータで選択して、合成データ
を作成し、同じアドレスｎ（およびｎ十／）へ書込むこ
とを目的としており、入力データをすべて１０′として
いるから、少なくともシフトレジスタＤＲＡとＤＲＢで
このデータがシフトされた結果データの存在するビット
は、ＭＲＡとＭＲＢのセット内容に関係なく１θ′とさ
れる。そこで、このＤＲＡとＤＲＢの結果データの存在
するビット以外のビット、に対応するＭＲＡとＭＲＢの
ビツトヲ１θ′とすれば、アドレスｎ　ト（ｎ　十／　
）　（１りΩＷを７回の沖込みコマンドＭＷＴＣで、同
様に消去することができる。

データコントローラ／！ｒには、第一図に示したように
、システノ・パスｇ　Ｉｌｌからデータバッファ／λを
介して力えられる入力データＤ。−Ｄ＋ｉと、スクリー
ンメモリ、）、、２≠Ａら６元出さイ１、出力セレクタ
、２３を介して入力されるリードデータＲＤｏ〜ＲＤ、
、、およびＩ１０コント「ｊ−ラ／３内のマスクレジス
タＭＲ，＋：’二ＭＲ，，とから、／−７えらイ′７る
マスク’１Ｉｌｉ報ＭＤＡｏ〜ＭＤＡ＋６、Ｍｌ’）　
８６％　ＭＤ　Ｂ、６とか入力されている。

データコントローラ／汐では、マスク情報ＭＤＡｏ−・
へ月）Ａ１．とＭＤ　Ｂｏ　−ＭＤ　Ｂ１５に対応して
入力データＩ）。〜］）１．をシフト−舅１口】だけシ
フトさせ、リードデータＩｔ　Ｉ）。〜ＲＩ）、、とシ
フトさＪｌ、た人力データＤ。〜１）、ｈ　とイ：−合
成して、ライトデータＷ　Ｄ６−　Ｗ　Ｄ　＋ｉをイ乍
成する１、このよ自な励イ／１は、７回の書込み要求信
号ＭＶｔｌＴＣによって、スクリーンメモリ２２のアド
レス＋１と（ｎ　−１−ｉ　）へ連続して行う。

ｈ’ｓ−２θ図（１）のタイムチャートでは、特にＷＴ
ＡＤＲとＷＴ　Ｄ　Ａ　Ｔ　Ａ、およびＤＧ−ＡとＤＧ
−Ｂとで示される動作が、このデータコントローラ／ぶ
で行われる。

そして、ＷＴＤＡＴＡの期間ｇに、シフト動作が行われ
、Ｄ人で合成データのアドレスｎへの書込みが、また、
次のＤＢで合成データのアドレス（ｎ十／）への書込み
が、それぞれ行われる。

第２７図は、データコントローラ／左の詳細な構成例を
示す展開ブロック図である。図面において、ＤＲＡはシ
リアル入出力の他に、パラレル入出力が可能なシフトレ
ジスタ、ＤＲＢはシリアル入力、パラレル出力のシフト
レジスタ、ＵＤ／θ０−ＵＤ／／、にはＤＲＡの入力Ｑ
０〜Ｑｓｓにそれぞれ接続されたアンドゲ−ト回路、Ｕ
Ｄ２θＯ〜Ｕｌ）２１５はＤＲ。

の出力Ｑ。−Ｑ１５にそれぞれ接続されたアンドゲート
回路％ＵＮ１００〜ＵＮ／／３とＵＮ２θ０〜ＵＮ２／
、５−はノアゲート回路、Ｕｌ１００〜ＵＩ　／／りと
Ｕｌ、２θθ〜Ｕ１．２／、ｔはゲーテッド・インバー
タ、ＵＲ／θθ〜ＵＲ／／＆はそれぞれメモリからのリ
ードデータＲＤｏ−ＲＤ、、が入力されるアンドゲート
回路、ＵＡ１０θ〜ＵＡ／／！ｒはそれぞれマスクレジ
スタＭＲＡ（１）　出力データＭＤＡｏ−ＭＤＡ、、が
入力されるアンドチー１〜回路、ＵＢ１００〜ＵＢ／／
ｓはそれぞれマスクレジスタＭＲＢの出力データＭＤ　
Ｂｏ−ＭＤ　Ｂ１．が入力されるアンドゲート回路、Ｕ
Ｇ１０θ〜ＵＧ／／Ｉはそれぞれアンドゲート回路ＵＡ
／θθとＵＢ１００〜ＵＡ／１５とＵＢ／／＆の出力が
入力されるオアゲート回路、Ｕ／θ０−Ｕ／／にはそれ
ぞれオアゲート回路ＵＧ１００〜ＵＧ／／にの出力が与
えられて、アントゲ−１・回路ＵＤ１００とＵＤ２００
−ＵＤ／／３とＵＤ、２＃−のゲートを１ｌｒｌＪ　御
するインバータを示し、また、Ｕｑ／〜Ｕ９．ｔはイン
パークである。

この第、２ｉ図では、データコントローラ／Ｓの構成か
明確に理屓できるように、図面を簡略化して示している
。

すなわち、ＣＰＵから与えられる入力データＤ。

〜Ｄ！５のうち、ＤｏとＤＩ＋５を明示し、同様に、マ
スクレジスタＭＲＡから入力されるマスクデータＭＤＡ
ｏ−ＭＤＡ１．のうちＭＤＡＯとＭＤＡ、、、マスクレ
ジスタＭＲＢから入力されるマスクデータＭＤＢｏ−Ｍ
ＤＢＩＲのうちＭＤ　ＢＯとＭＤＢ、ｅを、さらにスク
リーンメモリからのリードデータＲＤｏ−ＲＤ１５のう
ちＲＤ。

とＲＤ、、のみを明示している。

また、シフトレジスタＤＲ人とＤＲＢについては、それ
ぞれ入出力Ｑ。−Ｑ＋ｗのうちＱ。とＱｌについて明示
している。

そして、これらの省略された中間のビットについても、
その関係が明確になるように、ロジック回路を構成する
各素子に３桁の数字を与え、その下コ桁を００〜／Ｓで
対応させている。すなわち、インバータＵデ／〜Ｕタタ
を除く各構成素子は、図面では省略されていても、ビッ
トＯまたは／Ｓと同様のロジック回路が、ビット／〜／
グのためにそれぞれ設けられていることを示している。

この第２７図のデータコントローラ／Ｓの動作は、次の
とおりである。

シフトレジスタＤＲＡは、ロード信号５ＦＴＬＤがＨ′
のとき、タロツク５ＦＴＣＬＫｌこよって、入力Ｑｏ−
ＱｉＩ＋へそれぞれパラレル番こ、入力データＤ。〜Ｄ
□６がロードされる。この入力データＤ。−Ｄゆは、デ
ータバッファ／２から与えられる。

そして％　５ＦＴＬＤが′Ｌ′のとき、クロック５ＦＴ
ＣＬＫでシフト動作を行い、出力Ｓ　ＯＵＴを発生する
。

なお、Ｈｉ制御制御イカＤＴＧＴが′Ｌ＃のときは、入
力Ｑ。

〜Ｑ＋ｓは出力モードに切替えられる。

シフトレジスタＤＲＢの入力ＳＩＮには、シフトレジス
タ１）ＲＡの出力Ｓ。ＵＴが接続されている。

このシフトレジスタＤＲＢは、ロード信号５ＦＴＬＤが
ゝ１１’のとき、インバータＵｑ／による反転出力がク
リア端子ＣＬＲへ与えられて、その出力Ｑ。

〜Ｑゆがクリアされる。

そして、５ＦＴＬＤがＬ″（すなわち端子ＣＩ、ＲがＸ
″Ｉ（“）のとき、クロック５ＦＴＣＬＫによってシフ
ト動作を行う。

なお、ゲート信号ＤＴＧＴは、データバッフア／スの方
向、ず′なわちシステムバス側から入力する方向である
か、あるいはシステムバス１則へ出力する方向で′ある
かをｆｌｉ制御するゲート４１５号であり、こ（υゲー
”　４ｉ：：号ＤＴＧＴがンフトレジスタＤＲＡの端子
Ｇへ４　Ｘ−られている。

また、ゲートｊｌｉ’ｉ御信号ＤＧ−Ａは、アドレスｎ
への合成データＤＡの書込みのための信号、ＤＧ−Ｂは
、アドレス（ｎ±／）への合成データＤＢの書込みのた
めの信号である。

第ＪＪ図は、Ｉ１０コントローラ／３内のシフトコント
ローラｓＣとデータコントローラ／ｓ内のシフトレジス
タＤＲＡ、　ＤＲＢの動作を示すタイムチャートである
。

この第２．２図では、シフト量ｍ＝１．の場合について
示している。

すでに説明したように、信号５ＦＴＬＤが’）ｌ’にな
ると、第２７図のシフトレジスタＤＲＡの入出力Ｑｏ”
□Ｑｕｓには、データバッフア／ユがらの入力データＤ
。−Ｄ□がそれそ゛れロードされて、第、２ユ図に示す
ように与えられる。同時に、シフトレジスタＤＲＢはク
リアされて、その出力Ｑ。−Ｑｌ３は、第Ｊ、２図のよ
うに、すべて′Ｌ″レベルにされる。

この場合には、ｍ−乙であるから、シフトコントロ−ラ
ＳＣからの出力５ＦＴＧＴは、６ビツト分のシフト動作
を行う期間だけ、″Ｈ’で入力される。

したがって、入力データＤｏ−Ｄ工は、クロックＳ　Ｆ
　Ｔ　ＣＬＫ　ｊこよってシフトレジスタＤＲＡからＤ
ＲＢの方向へ６ビツトだけシフトされ、第２２図に示す
状態でシフト動作が終了する。

すなわち、ＤＲＡのＱ６〜Ｑ工にり。−Ｄ、が、ＤＲＢ
のＱｏ＝ＱｉにＤ　１０−　Ｄ　Ｉ５が、それぞれセッ
トされ、この状態がアドレスｎおよび（ｎ　＋　／　）
への書込み終了まで保持される。

先の第２０図（１）のＷＴＤＡＴＡの期間ｇが、このよ
うなシフト動作の行われる期間であり、シフト量ｍに対
応して増減される。

次に、スクリーンメモリへの書込みデータを作成する動
作について説明する。

スクリーンメモリ２２からのリードデータＲＤ。

〜Ｋｌ）、、は、出力セレクタ２３から力えられる。

アト！／スｎへの書込み時には、アドレスｎからのリー
ドデータＲＤｏ−ＲＤｌ、が入力され、第１／図のＭＲ
Ａζこ／′で設定されたマスク情報ＭＤＡｏ−ＭＤＡ１
．　　に対応するｍビットのリードデータＲＤ０〜ＲＤ
１が、アンドゲート回路ＵＲ１００〜ＵＲ／／＆で選択
される。

ＭＲムに″０′で設定された残りの（／４−ｍ）ビット
に対応するデータは、シフトレジスタＤＲＡの出力Ｑｏ
＝Ｑｓｓから発生され、アントゲ−ト回路ＵＤ１００−
１１Ｄ／／！；で選択される。

そして、アントゲート回路ＵＲ１００〜ＵＲ／／！ｒか
らのｍビット分のデータと、アンドゲート回路ＵＤＪ／
、００〜ＵＤ　／　／　３からの（／乙−ｍ）ビット分
のデータとによって、アドレスｎへのライトデータＷＤ
０〜ＷＤ１１Ｉ　　が合成される。

このアドレスｎへの書込み時には、先の第２０図（１）
に示されるように、ゲート制御信号ＤＧ−Ａが’Ｌ’に
変゛化して、第、２／図のインバータＵ９２とＵ９４’
へ与えられる。

インバータＵ９．２には、マスクレジスタＭＲＡからの
マスク情報ＭＤＡ０〜ＭＤＡ□６が入力されるアンドゲ
ート°回路ＵＡ１００〜ＵＡ／／３が接続されており、
そのゲートが開かれる。

マスク情報、ＭＤＡ０〜ＭＤＡ、、は、先の第１／図に
示したように、シフト量ｍに対応するビットが１７′で
、入力データＤ０〜Ｄ□、が書込まれるビットは１０１
で与えられている。

このようなマスク情報ＭＤＡＯ〜ＭＤＡ１６が、それぞ
れアンドゲート回路ＵＡ／θ０〜ＵＡ／／、５−からオ
アゲート回路ＵＧ／θθ〜ＵＧ／１５を通って、アンド
ゲート回路ＵＲ１００〜ＵＲ／／３−とインノく一タＵ
１００〜Ｕ／１５へ与えられる。

アンドゲート回路ＩＪＲ１００〜ＵＲ／１５は、リード
データＲＤｏ〜ＲＤ、、を選択するゲート回路で、マス
ク情報ＭＤＡｏ〜ＭＤＡ１．が′／″に対応するリード
データＲＤｏ−ＲＤ工だけを選択して、ノアゲート回路
ＵＮ１００〜ＵＮ／／３とＵＮ２００〜ＵＮｕ／りへ与
える。

したがって、メモリのアドレスｎからのリードデータＲ
Ｄ　ｏ−ＲＤ　１６のうち、書替えられないｍビ゛ント
のリードデータだけが選択され、ノアゲート回路ＵＮ１
００〜ＵＮ／／３とＵＮ、２００〜ＵＮコ／Ｓを介して
、ゲーテッド・インバータＩＪＩ１００〜ＵＩ／／左と
ＵＩ２００〜ｖｘｓｉｓへ入力されることになる。

他方、インバータＵ１００〜ＩＪ／／！でそれぞれ反転
されたマスク情報ＭＤＡ、〜ＭＤＡＩｌ＋は、シフトレ
ジスタＤＲＡの出力Ｑ０〜Ｑｔｓを選択するアンドゲー
ト回路ＵＤ１００〜ＵＤ／１５と、シフトレジスタＤＲ
Ｂ　　の出力Ｑ０〜Ｑ１６を選択するアンドゲート回路
ＵＤ、２００−ＵＤ２／！；へ与えられる。

マスク情報ＭＤＡＯ〜ＭＤＡ工、は、先の第１１図で書
込み位置に対応するビットが１０１、シフトｉｉｋ　ｍ
に対応するビットが′″／′であるから、インｌ＜−タ
Ｕ１００−Ｕ／／！；によって書込み位置に対応する１
０′のビットが１／１に反転される。

そのため、書込み位置に対応するアンドゲート回路ＵＤ
１００〜ＵＤ／／３とＵＤ２００−ＵＤユ／Ｓが選択さ
れて、そのゲートが開かれる。

アドレスｎへの書込み時には、シフトレジスタＤＲＡに
セットされている入力データＤ。〜Ｄｌｔ＋が書込まれ
る。そして、先に第２２図のタイムチャートで説明した
ように、シフト量ｍ（例えば６）だけシフトされた状態
で保持されている。すなわち、マスク情報ＭＤＡｏ〜Ｍ
ＤＡ、、のＬＳＢ側の１０′に対応する位置が、入力デ
ータＤ。のセット位置になっている。

したがって、シフトレジスタＤＲＡの出力Ｑ。−Ｑ＋ｉ
のうち、入力データＤ。〜Ｄ１６のＱ。ｆｌｌｌから（
／乙−ｍ　）ヒントがアンドゲート回路ＵＤ／θθ〜Ｕ
Ｄ／／汐によって選択され、ノアゲート回路ＵＮ１００
〜ＵＮ／／３へ出力される。

ゲート制御信号譚舊１は、同時に、インバータＵ９／ｌ
を介してゲーテッド・インバータＵＩ　１００〜Ｕ工／
／３へも与えられている。

そのため、インバータＵ９９ｉこよって反転された′Ｈ
″の信号ＤＧ−Ａζこより、ゲーテッド・インバータＵ
Ｉ１００〜ＵＩ／１５が有効とされ、ノアゲート回路Ｕ
ＮＤＯθ〜ＵＮ／／、ｔの出力が、ゲーテッド拳インバ
ータＵＩ１０θ〜ＵＩ／１５を通って、ライトデータＷ
Ｄｏ−ＷＤ、、Ｉとして出力される。

このような動作により、第１／１￥１のマスクレジスタ
ＭＲＡに′／′でセットされたｍビット分に対応して、
リートデータＲＤｏ−４Ｄ、５が、　ＭＲＡに％　ＯＩ
Ｔでセットされた（／乙−Ｉｎ　）ビット分（こ対応し
て、入力デ〜りり。−０１５かそれぞれ選択され、アド
レスｎへのライトデータＷＤｏ％ＷＤ１．が得られる。

これに対して、次のアドレス（ｎ＋／）への書込み時に
は、アドレス（ｎ十／）からのリードデータＲＤｏ％　
ＲＤ、６が入力され、第１／図のＭＲＢに′／′で設定
されたマスク情報ＭＤ　Ｂｏ〜ＭＤＢ、、によって、同
様にアンドゲート回路で選択される。この場合には、（
／／、−ｍ）ビット分に対応するデータが得られる。

残りのｍビット分のデータは、シフトレジスタＤＲＢの
出力Ｑ。−Ｑｌｌ＋からアンドゲート回路ＵＤ、２０θ
〜ＵＤ２／！；によって選択される。この場合には、出
力Ｑ。−Ｑｍ　ｓのデータが得られる。

このようにして、アンドゲート回路ＵＤ２θ０〜ＵＤ２
１５からのｍビット分のデータと、アンドゲート回路Ｕ
Ｒ１００〜ＵＲ／／ｌからの（／４−ｍ）ビット分のデ
ータにより、アドレス（ｎ＋／）へのライトデータＷＤ
ｏ〜ＷＤ、、が合成される。

すなわち、アドレスが歩進されて、アドレス（ｎ十／）
への書込み時になると、ゲート制御信号ＤＧ−Ａが再び
１Ｈ′に戻り、ＤＧ−Ｂが１Ｌ′に変化する。

この場合には、第、２／図のインバータＵ９．３とＵ９
１の出力が有効となる。

そのため、インバータＵ９．３の反転出力によって、マ
スクレジスタＭＲＢからのマスク情報ＭＤＢ。

〜ＭＤＢＩｔ＋を選択するアンドゲートＩ＝ＪＩＩ　Ｕ
Ｂ　／　００〜ＵＢ／／左のゲートが開かれる。そして
、第１／図に示したマスクレジスタＭＲＢがらのマスク
情報ＭＤＢｏ−ＭＤＢ、５が、オアゲート回路ＵＧ１０
θ〜ＵＧ／／３からそれぞれ出力される。

アドレス（ｎ＋／）からのリードデータＲＤｏ〜ＲＤ、
、は、マスク情報ＭＤＢ、−ＭＤＢ、、が７′で与えら
れるビットだけが、アンドゲート回路ＵＲ／θ０〜ＵＲ
／／＆で選択されて、ノアゲート回路ＵＮ２゜０〜ＵＮ
、ｉ！／りを通り、ゲーテッド・インバータＵＩ　：１
００〜１月２７左へ入力される。

また、インバータＵ１００−Ｕ／／３で反転されたマス
ク情報ＭＤＢｏ〜ＭＤＢ、、にょって、第１／図のＭＲ
Ｂｊ（、’０’で設定されたビットに対応するアンド’
ｆ’　−ト回ｉｌ！１５ＵＤ１００〜ＵＤ／／３とＵＢ
ユ。ｏ〜ＵＤ、２／Ｓか選択される。

アドレス（ｎ＋／）への書込み時には、シフトレジスタ
ＤＲＢに保持された入力データＤ。−０１６が書込まれ
る。

シフトレジスタＤＲＢの出力。。〜Ｑ□、では、’４２
λ図のタイムチャートに示されるように、シフトレジス
タＤＲＡからシフトされたｍビット分の入力データＤ。

−Ｄ□、（この場合には、ＤＩｌｔ〜ＤｏのうちＤｌｌ
！側からのｍビット分）が保持されている。

そして、このシフトされたｍビット分に対応するマスク
情報ＭＤＢｏ−ＭＤＢ□が、第１／図のように′０′で
ある。したがって、インバータＵ／θ０〜Ｕ／／ｊで反
転されたマスク情報の′／′は、このｍビット分だけで
あり、アンドゲート回路ＵＤ、２゜θ〜ＵＤ、２／、ｔ
によって、シフトレジスタＤＲＢの出カＱｏ＝Ｑ工のう
ち、ｍビット分の出力。。−Ｑｍ　−ｓが選択される。

アドレス（ｎ＋／）への書込み時には、インバータＵタ
タの出方？こよって、ゲーテッド・インバータＵＩｕθ
０−ＵＩ２／、３−が有効とされる。その結果、第１／
図のＭＲＢに示されるようなマスク情報によって、ｎ】
ビット分の′θ″の位ｉｊｌ：に対応するデータＧ、１
、シフトレジスタＤＲＢの出力。。〜Ｑｍ−，がら発生
され、残りの（／６−ｍ）ピント分の′に／″の位１１
ｒ＋□、に対応するデータは、メモリ、２λからのリー
ドデータＲＤｍ−ｙ　ＲＤ、、で発生されて、アドレス
（ｎ　−１−／　）へのう・イトデータＷＤｏ〜ＷＤ、
、が合成される。

以上の特に第７図から第、２．．２図までを参照しなが
ら、この発明のデータ斗込み方法について、一実施例を
詳細に説明した。

すなわち、この発明のデータ書込み方法では、ワード小
粒でデータか書込まれ、画素単位のデータが格納される
メモリを有し、ＣＰＵの制御によって、入力データとそ
のアドレスと書込み命令とを与えてデータを書込み、ア
ドレスと読取り命令とを与えて格納データの読取りを行
うメモリ装置へ、１１）第１エリアと第コニリアとから
なり、第１エリアに入力データがセットされるシフトレ
ジスタと、（２）入力データのシフト量を指示するマス
クデータがセットされるマスクデータト、（３）入力さ
れる第１のアドレスｎに一定数を加算して、例えば（ｎ
−＋−／）のような第一のアドレスを発生させるアドレ
ス加算器と、（４）先の（２）のマスクレジスタにセッ
トされたデータの値を判定するマスクデータ判定手段と
を設け、（２）のマスクレジスタにセットされたマスク
データに応じて（１）のシフトレジスタにセットされた
内容を第コニリアの方向ヘシフトさせた後、メモリの第
１のアドレスに格納されているデータを読出し、この読
出されたデータと（１）のシフトレジスタの第１エリア
部のデータとから、（２）のマスクレジスタにセットさ
れたデータの値に応じて第１の書込みデータを作成して
、作成された第１の書込みデータを第１のタイミングで
メモリの第１のアドレスへ書込み、（４）のマスクデー
タ判定手段の出力に応じて、メモリの第一のアドレスに
書込むか否かを決定する。そして、第一のアドレスへの
書込みが不要のときは、書込み動作を終了し、もし、第
一のアドレスへの書込みか必要なときは、メモリの第一
のアドレスに格納されているデータを読出し、この読出
されたデータと（１）のシフトレジスタの第２エリア部
のデータとから、（２）のマスクレジスタにセットされ
たデータの値に応じて第２の書込みデータを作成して、
作成された第２の書込みデータを第２のタイミングでメ
モリの第一のアドレスへ書込むようにしている。

そして、このように構成することによって、すでに説明
したように％　／文字分のパターンデータがλつのアド
レスにまたがって書込まれる、いわゆるシフトライト動
作の場合に、それぞれのアドレスのメモリエリアの書替
えを要しないデータについては、読出しと再書込みとが
行われて元どおりのエリアに杓び格納されるとともに、
入力されるデータが半角文字で、そのシフト結果が７つ
のアドレス内に納まってしまうと判定されたときは、次
ノｆ　ｆ’レスへの書込み動作を省略することができる
ので、データの書込みスピードがさらに向上され乙。

次に、他の実施例について説り」する。

第２３図は、先の第Ｓ図に対応する他の文字構成の一例
で、／文字の構成が２’ｌ×２’ｌ（ドツト）のマトリ
ックスで表現される場合を示す。

この第２３図のように、各ラインｌ二θ〜、２３が、２
４ビツトの場合には、先ずｂ−０〜ｂ＝ｉｓの／６ビツ
１−（＝／Ｗ）について、先に説明したのと同様の方法
でスクリーンメモＩＪ　、ｕ　２へ店°込み、次にｂ＝
／乙〜ｂ−２３のｇビット（＝／バイト）について書込
めばよい。

次に、文字間に罫線を引く（書く）場合について説明す
る。

第、２り図は、文字１名１と１鉛“との間に縦罫線が引
かれる状態を示すスクリーンメモリの概念的構成図であ
る。

この第２１１ｔ図の場合には、スクリーンメモリ上のア
ドレス境界からｍ３ビツト（ｍ＝０．／　、２゜・・・
・・・、１５）だけずれた位置に、幅／ビットの罫線が
引かれた状態を概念的に示している。

第２５図は、第２１Ｉ図の罫線を引く場合のマスクレジ
スタＭＲＡの設定例である。

この第、２Ｓ図のように、マスクレジスタＭＲＡのＬＳ
Ｊ３からｍ３ヒツトだけずらした位置に、入力データの
選択を指示する％　ＯＮを／ヒツトたけセットするＣ５
そして、このデータ″０′のピットに対応するように、
入力データについては、図示しないシフトレジスタＤＲ
，のビットを′／“で与えておけは、他の文案データに
影響をカえることなく、罫線を引くことができる。

また、反対に、第、２＋図のように罫線がすでに設定さ
れている場合に、この罫線だけを消去したＧ′Ｉ（ｌ！
：キは、第一０図と同様ζこ、スクリーンメモリ」二の
罫線の位置に対応するヒツトを′θ″にセットし、人力
データの対応するヒツトもす″で与えれはよい。このよ
うにすれば、他の文字データには２信を与えることなく
、罫線のるの消去が可能であえ）。

なお、マスクレジスクＭＲＡトＭＲＢへのマスク干］“
ｊ報の設定力法としては、先の実施例の他にＲＯＭを′
１更月Ｊすることもできる。

と氾ユ乙１図は、ＲＯＭをイ史用してマスクレジスタＭ
ＲＡとＮ４ＲＢヘマスク情報を設定する鴨合の回路例を
示すブロック図である。図面における符号は第１ｇ図と
同様であり、またＲＯＭは例えば／乙種類のシフト量θ
〜／りか記憶されている固定記憶装置、ＤＬは書込みデ
ータの大きさを示す情報で、／６ビツト（＝／Ｗ）がｇ
ビット（＝／バイト）かを指示する。なお、Ｍ、）−Ｍ
３はシフト量。〜／Ｓをコード化したデータである。

この第２６図の回路では、システムバス側から、θ〜／
Ｓの７６通りのシフト量を指示するシフト情報が、７ヒ
ツトＭ。−Ｍ３のコード化データでＲＯＭへ与えられる
。また、書込みデータの大きさを示す情報ＤＬも、ＲＯ
Ｍへ与えられる。

そのため、マスクレジスタＭＲＡとＭＲＢへは、ＲＯＭ
からシフト量に対応したマスク情報がセットされる。

このようなシフト情報Ｍ。〜Ｍ３と情報ＤＬは、書込み
データ、アドレス情報、書込みコマンドに先立って、シ
ステムバス側かうＩｉｏコントローラ／３へ与えられ、
マスクレジスタＭＲＡとＭＲＢに設定される。

さらに、スクリーンメモリコグへのンフトライ）　１ｈ
作は、先の第７３図２第１グ図に関連して説明したＩＪ
　−１７，（デフアイ／ライトサイクルの代りに５スク
リーンメモリのメモリ素子のチップセレクトを行うこと
によっても可能である。

次の第２７図（１）と（２）は、シフトレジスタの他の
イ１ζ成例である。図面において、ＤＲはシフトレジス
タ、１〕ｏ〜ｌ：＋、Ｉ、は入力データ、ＸとＹはシフ
ト肌１作後のｍ　／と第一のエリア部を示す。

シフトレジスタＤＲとして循環レジスタを使用し、第、
２２図（］）のように入力データをセットする。

そしで、マスクレジスタにセットされたシフト量ｌこ応
じで、第、２７図１２）のようにシフトさせる。

この；；ｉｘ　、、２７図（２）は、先の第１７図のシ
フトレジスタＤＲＡとＤＲＢとｌこ相当するから、シフ
ト動作後のＸ　ｉ’７１５のデータ、すなわち入力デー
タｌ）、−ｂ、をアドレス１１へ書込み、Ｙ部のデータ
、すなわちｂｌＯ〜ＩＪ、６をつ′ドレス（ｎ　−）−
／　）へ１．込めはよい。

（のようｌｓ循塚シフトレジスタＤＩζを用いれは、シ
フトレジスタを７個だけで構成することが可能となる。

なお、第１図のような構成の装置へ、ＤＭＡコントロー
ラを付加すれば、キャラクタパターンメモリからＣＲＴ
ディスプレイ装置へのＤＭＡ転送によってスクリーンメ
モリにデータを書込むことも可能になる。

以上の実施例では、この発明のデータ書込み方法が最も
効果を発揮するＣＲＴディスプレイ装ｆへ４について説
明した。しかし、ＣＲＴディスプレイ装置の構成や動作
は、第２図の回路に限らす種々の変形が可能である。例
えば、構成のブロック図、詳細な展開図、タイムチャー
ト等は、実施例に限らす、他の公知のものでよい。

さらに、ＣＲＴディスプレイ装置に限らす、画素単位で
イメージ情報が格納され、ワード単位でＩＪ　−Ｙ１５
イトされるメモリ装置を備えるプリンタ等にも、実施す
ることができる。

以上に詳細に説明したとおり、この発明のデータ書込み
方法では、ワード単位でデータが書込まれ、画素単位の
データが格納されるメモリを有し、ＣＰＵの制御によっ
て、入力データとそのアドレスと書込み命令とを与えて
データを書込み、アドレスと読取り命令とを与えて格納
データの読取りを行うメモリ装置６へ、（１１第１エリ
アと第コニリアとからなり、第１エリアに入力データが
セットされるシフトレジスタと、（２）入力データのシ
フト知を指示するマスクデータがセットされるマスクレ
ジスタと、（３）入力される第１のアドレスｎに一定数
を加算して、例えば（ｎ＋／）のような第２のアト゛レ
スを発生させるアドレス加算器と、（４）先の（２）の
マスクレジスタにセットされたデータの値を判定するマ
スクデータ判定手段とを設け、（２）のマスクレジスタ
にセットされたマスクデータに応じて（１）のシフトレ
ジスタにセットされた内容を第コニリアの方向ヘシフト
させた後、メモリの第１のアドレスに格納されているデ
ータを読出して、この読出されたデータと（１）のシフ
トレジスタの第１エリア部のデータとから、（２）のマ
スクレジスタにセットされたデータの値に応じて第／の
書込みデータを作成し、作成された第１の書込みデータ
を第１のタイミングでメモリの第１のアドレスへ書込み
、（４）のマスクデータ判定手段の出力に応じて、メモ
リの第２のアドレスに書込むか否かを決定する。

そして、もし、第一のアドレスへの書込ミカ不要のとき
は、書込み動作を終了し、また、第一のアドレスへの書
込みが必要なときは、メモリの第一のアドレスに格納さ
れているデータを読出して、この読出されたデータと（
１）のシフトレジスタの第コニリア部のデータとから、
（２）のマスクレジスタにセットされたデータの値に応
じて第２の書込みデータを作成し、作成された第一の書
込みデータを第一のタイミングでメモリの第２のアドレ
スへ書込むようにしている。

効　　　果 したがって、この発明のメモリへのデータ書込み方法に
よれば％　／文字分のパターンデータがコつのアドレス
にまたがって書込まれる、いわゆるシフトライト動作の
場合に、それぞれのアドレスのメモリエリアの書替えを
要しないデータにつぃては、読出しと再書込みとが行わ
れて元どおりのエリ“ｒに再び格納されるとともに、入
力されるデータが半角文字で、そのシフト結果が７つの
アドレス内に納まってしまうと判定されたときは、次の
ア・下レスへの書込み動作を省略することができる。

すなわち、シフトライト動作は、システムバス側からの
７回の書込みコマンドに対して、アドレスｎと（ｎ＋／
）のようにコ回の書込み動作が行われて、システムバス
側へ終了信号が返送されることになる。そのため、シス
テム側からみれば。

あたかも７つのアドレスへ１つのデータを書込む動作と
同じであるから、システム側での処理は簡単であり、し
かも、それぞれのアドレスのメモリエリアの書替えを要
しないデータについては、元どおりのエリアに再格納さ
れるので、データの書込みによる影響を与えることはな
い。その上、入力されるデータが半角文字で、そのシフ
ト結果が１つのアドレスに納まってしまうと判定された
ときは、次のアドレスへの書込み動作を省略して終了信
号を返送するので、書込みスピードがさらに速くなる。

特に、ＣＲＴディスプレイ装置のスクリーンメモリの場
合、時分割方式で書込むとすれば％書込み命令か７回で
２つのアドレスへの書込みが可能になると、書込みの所
要時間は、車に一分の／ではなくて数分の／から士数分
の／に短縮され、しかも次のアドレスへの書込みが不要
と判定されると、その書込みも省略されるから、書込み
スピードが著しく向上される、等の多くの優れた効果が
得られる。

【図面の簡単な説明】

第１図は従来のオフィスコンピュータのシステム構成を
示すブロック図、第２図はこの発明のデータ書込み方法
を実施するのに好適なＣＲＴディスプレイ装置の内部構
成の一例を示す機能ブロック図、第３図は第２図の装置
において表示読出しとＣＲＴコントローラを介さないリ
ーイイト動作とを時分割方式で行う状態を示すタイムチ
ャート、第９図は文字データがｌワード（／Ｗ）を単位
としてアドレスされるスクリーンメモリ上に再込まれた
状態を模型的に示すメモリ図、第左図は／文字当りのド
ツトマトリックスを示す図、第６図は同じく／文字当り
のドツトマトリックスを示す図、第７図はスクリーンメ
モリのアドレスの配列を表示両面に対応させて模型的に
示す概念的構成図、第Ｓ図はスクリーンメモリ上のグつ
のアドレス（ｎ−／）〜（ｎ＋、！　）と書込まれるデ
ータＡとの対応関係を示す図、第９図はスクリーンメモ
リのアドレスｎと（ｎ＋／　）の内容と、入力データＡ
の内容とを詳細に示す図、第１θ図は入力データＡがス
クリーンメモリ上に書込まれた場合におけるアドレスｎ
と（ｎ＋／）の内容を示す図。 第７７図はシフトライト動作に使用される１個のそれぞ
れ／Ｗ（１ζ成のマスクレジスタと、その内容の−ψり
を示す図、第１２図は同じくシフトライト動作に使用さ
れる直列接続された一個のそれぞれ／　Ｗ　４’ｆｉ＃
成のシフトレジスタを示す図、第７３図はこのつＩ′ｉ
男のデータ書込み方法において、第１／図のマスクレジ
スタと第１２図のシフトレジスタとによって、第Ｓ図か
ら第７０図に示したデータのシフトライト動作を行う場
合のフロー例を示すフローチャート、第１弘図はリーシ
乍デフアイ／ライトサイクル゛の動作を説明するための
一例を示すタイムチャート、第１左図は半角文字のシフ
ト後の位置がすべてアドレスｎ内に納才る場合の、スク
リーンメモリのアドレスｎと（ｎ＋／）、入力データ、
およびマスクレジスタとの関係を示す図、第１乙図は半
角文字のシフト後の位置がアドレスｎと（ｒｉ＋／）と
ζこ才たかる場合のアドレスと入力データとマスクレジ
スタとの関係を示す昭１、第７７図はアドレスコントロ
ーラの詳細な構成例を示す機能ブロック図、第１ｇ図は
マスクレジスタとシフトコントローラの詳細な構成例を
示す展開図、ｉ／ｑ図はＩ１０コントローラの詳細な構
成を示す展開図の一例、第２０図（１）と（２）は第１
７しＩに示されるＩ／、コントローラの動作を説明する
タイムチャート、第、２７図はデータコントローラのｂ
Ｉ三細な構成例を示す展開ブロック図、第、２．２図は
Ｉ１０コントローラ内のシフトコントローラとデータコ
ントローラ内のシフトレジスタの動作を示すタイムチャ
ート、第、！３図は先の第Ｓ図に対応する他の文字（構
成の−・例て、／文字の構成か２１１×、２４’（ｉ・
ツ１−）の７１−リツクスでイｉ（：現される」よ）合
、々”、２１１図は文字１名“と１鉛“との間ｌこ縦苅
線か引かれる状ｉ／、ｊｊを示すスクリーンメモリの１
；：を念的構成しｊ１第、２に１イＩは、鳴、２弘図の
ｆト＜、１４（を引く状１合のマスクレジスタの設定例
、第Ｊ乙図はＲＯＭを使用してマスクレジスタへマスク
テークを、１′）定する場合の回路例を示すブロック図
、第２７１／円）と（２）はシフトレジスタの他の構成
例で、イＪ１′Ｉ環１／ジスタの場合を示−ＩＩ−’　
。 １図面（こＪ、イいて、ｇはシステムバス、７はＣＲＴ
コンＩ−ローラ、１０は殿蕉コントローラ、／／ハアド
レスバソファ、７．２はテークバッファ、／３はマスク
レジスタ内蔵の■１０コントローラ、／ケはアドレス加
算器を含むアドレスコントローラ、１５４まシフトレジ
スタ内蔵のデータコントローラ、／乙はアトレスセレク
タ、／りはデータセレクク、／８は第７出力バツフア、
／９は第、；ｌ出力バッファ、２０はタイミングコント
ローラ、２／は基本クロック発振器１．２．２はスクリ
ーンメモリ、２３は出力セレクタ、Ｊ＋はＰ／ｓ変換器
、２Ｓはビデオコントローラ１．２Ａは表示ユニットを
示し、またＤＲＡ（！：ＤＲＢはシフトレジスタ、ＭＲ
ＡとＭＲＢはマスクレジスタを示す。 オ　５　図　　　　オ　６図 オ　８　図 片　９　図 第１０図 第１１図 才１２図 オ　　１３　　閉 井１５図 オ１６図 片　１７　　（２） 仲　１８　　図 オ　２５　　図 り　２６　　図

Claims (1)

1. 【特許請求の範囲】 ｌ、　ワード単位でデータが書込まれ、画素単位のデー
   タが格納されるメモリを有し、ＣＰＵの制御によって、
   入力データとそのアドレスと書込み命令とを与えて前記
   メモリへデータを書込み、アドレスと読取り命令とを与
   えて格納データの読取りを行うメモリ装置において、第
   １エリアと第コニリアとからなり、第１エリアに入力デ
   ータがセットされるシフトレジスタと、入力されるマス
   クデータがセットされるマスクレジスタと、入力される
   第１ノアトレスに一定数を加算して第一のアドレスを発
   生させるアドレス加算器と、前記マスクレジスタへ゛セ
   ットされたデータの値を判定する手段とを具備し、前記
   マスクレジスタにセットされたデータに応じて前記シフ
   トレジスタにセットされたデータを前記第コニリアの方
   向ヘシフトさせ、前記メモリの第１のアドレスに格納さ
   れているデータを読出し、この読出したデータと前記第
   １のエリア部のデータとから前記マスクレジスタヘセッ
   トされたデータの値に応じて第１の書込みデータを作成
   して、この作成した第１の書込みデータを第１のタイミ
   ングで前記メモリの第１のアドレスに書込み、前記マス
   クデータ判定手段の出力に応じて前記メモリの第一のア
   ドレスに格納されているデータを読出し、この読出した
   データと前記第一のエリア部のデータとカラ前記マスク
   レジスタヘセットされたデータの値に応じて第一の書込
   みデータを作成して、この作成した第一の書込みデータ
   を第２のタイミングで前記メモリの第一のアドレスに書
   込むか否かを決定することを特徴とするメモリへのデー
   タ書込み方法。 ２、特許請求の範囲第１項記載のメモリへのデータ書込
   み方法において、マスクデータを予めマスクレジスタヘ
   セットした後、第１のアドレスと入力データと書込み命
   令とを与えることを特徴とするデータの書込み方法。 ３　特許請求の範囲第１項記載のメモリへのデータ書込
   み方法において、設定された書込みモードが特定の書込
   みモードのときは、マスクデータ判定手段から発生され
   る検知信号を無効にすることを特徴とするデータ書込み
   方法。 ４、　特許請求の範囲第３項記載のメモリへのデータ書
   込み方法において、マスクデータを予めマスクレジスタ
   ヘセットした後、第１のアドレスと入力データと書込み
   命令とを与えることを特徴とするデータ書込み方法。