JPH01183788A - 画像メモリ用バッファ制御装置および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉　　　　　　　　　　　　　　づ
この発明は画像メモリ用バッファ制御装置および方法に
関し、さらに詳細にいえば、ラスタース　　；キャン型
グラフィック・ディスプレイ装置におい　　Ｉて、画像
消去、単一色による全面ぬりつぶしを行　　Ｗなう場合
に特に好適な画像メモリ用バッファ制御　　く装置およ
び方法に関する。

〈従来の技術、および発明が解決しようとする課　　メ
題〉　　　　　　　　　　　　　　　　　　　　　　イ
従来からグラフィック・ディスプレイ装置とじ　　東で
、直視型蓄積管グラフィック・ディスプレイ装　　Ｐ置
、ベクトル・リフレッシュ・グラフィック・デ　　Ｃ：
イスプレイ装置、ラスタースキャン型グラフィック・デ
ィスプレイ装置等が提供されているが、メ　　１モリの
コストダウンが進展したこと、全画素データを画像メモ
リに保持させておくことによりフリ　　２ツカのない表
示を行なわせ得ること、画像メモリ　　１ヨダブルブレ
ーン構成としておくことにより表示石像の変更を迅速に
行なわせ得ること等の利点に１目して、ラスタースキャ
ン型グラフィック・デ［スプレィ装置が一般的に広く使
用されている。

上記ラスタースキャン型グラフィック・ディスグレイ装
置においては、直線補間演算器（以下、）ＤＡと略称す
る）から出力される画素データを石像メモリに一時的に
保持させて、保持内容に基：可視的な表示を行なわせる
構成が一般的に採用ぎれているのであるが、ＤＤＡから
出力される両隣データをそのまま表示する場合のみでは
なく、２要に応じてラスター演算、隠面処理のための比
ｇ処理等を行なわせるのであるから、これらの処Ｖを行
なわせるために画像メモリ用バッファを設すている。

そして、上記画像メモリ用バッファはＬＳＩ化Ｉる傾向
が非常に強く、しかも、画像メモリ用バＩファの容量と
してかなり大容量のものを使用す５ことが必要であるか
ら、ＬＳＩ化された画像メジリ用バッファを複数個併設
することが必要になる。

このような構成の画像メモリ用バッファを使用した場合
には、ＤＤＡから出力される座標データに対応させて何
れかの画像メモリ用バッファを選択しなければならない
ので、座標データに基いてて正確な選択を行なわせるた
めに；、ＬＳＩ化された各画像メモリ用バッファに対し
て外付けのデコーダを付設し、しかも、デコーダにおけ
る設定データを各ＬＳＩ化された画像メモリ用バッファ
に対して予め設定しておくことにより、ＤＤＡから出力
される座標データに対応させてデコーダにおいて選択指
示信号を生成し、選択指示信号に基いて各画像メモリ用
バッファを自動的に、かつ正確に選択することができる
ようにしている。

したがって、ＤＤＡにより生成される画素データに基い
て通常の描画動作を行なわせる場合、スキャンライン方
向に所定数ビット単位で、単一色の全面ぬりつぶし動作
を行なわせる場合、或は、画像消去動作等を行なわせる
場合には、画素データとして生成される座標データに基
いて該当する画像メモリ用バッファの要素を自動的に選
択することにより、必要な処理を施して実際に表示され
るべき画素データを得、画像メモリに供給することがで
きる。

しかし、上記スキャンライン方向に所定数ビット単位で
、単一色の全面ぬりつぶし動作を行なわせる場合、或は
、画像消去動作等を行なわせる場合には、外付けのデコ
ーダにおける設定データが各ＬＳＩ化された画像メモリ
用バッファ毎に予め設定されているのであるから、１回
のデータ書込みにより１画素分の領域に対するアクセス
しか行なうことができず、全体としてのアクセス所要時
間が長くなってしまうという問題がある。

さらに詳細に説明すると、通常の描画動作を行なう場合
には、−船釣に、各画素毎に互に異なるデータ書込みが
行なわれるのであるから、１回のデータ書込みにより１
画素分の領域に対するアクセスが行なえれば十分なので
あるが、例えば、スキャンライン方向に所定数ビット単
位で、単一色のぬりつぶし動作を行なわせる場合につい
てみれば、この領域における処理は全ての画素について
互に同一であるから、１回のデータ書込みによりスキャ
ンライン方向の所定画素数の領域に対するアクセスを行
なうことができれば、全体としてのアクセス所要時間を
大巾に短縮することができるのであるが、各画素毎に互
に異なるデータがデコーダに設定されている関係上、上
述のような一括処理を行なわせることができず、この結
果、全体としてのアクセス所要時間が、通常の描画動作
を行なう場合における所要時間と等しくなってしまうの
である。

また、このような問題を解消させるために、第７図゛に
示すように、画素データ生成部（９１）から出力される
輝度値データ、および奥行きデータを画像メモリ用バッ
ファ（９２）を通して画像メモリ（９３）に供給すると
ともに、Ｘ、ｙアドレスデータをゲート（９４）を通し
て画像メモリ（９８）に供給することにより、通常の描
画動作を行なわせることができるとともに、別個に設け
たアドレス発生回路（９６）から出力されるアドレスデ
ータをゲー）　（９５）を通して画像メモリ（９３）に
供給することにより、画素データ生成部（９１）から出
力される同一のデータを高速に画像メモリ（９３）に書
込むようにすることが考えられる。

しかし、このような構成を採用した場合には、アドレス
発生回路（９６）を設けることに起因して構成が複雑化
するという問題があるのみならず、例えば、１０２４ｘ
１２８０画素の領域に対する単一色によるぬりつぶしを
行なうための所要時間が２０数ｍ５ｅｃよりも長くかか
り、所要時間の短縮効果が十分ではないという問題があ
る。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
画像消去、単一色による全面ぬりつぶしを行なう場合に
おけるアクセス所要時間を全体として大巾に短縮するこ
とができる画像メモリ用バッファ制御装置および方法を
提供することを目的としている。

く課題を解決するための手段〉 上記の目的を達成するための、この発明の画像メモリ用
バッファ制御装置は、画像メモリ用バッファが複数の画
像メモリ用バッファユニットから構成されているととも
に、各画像メモリ用バッファユニットが複数画素分の容
量を有しており、しかも、複数の画像メモリ用バッファ
ユニットの画素領域に対して順次選択信号を供給する選
択信号順次供給手段と、複数の画像メモリ用バッファユ
ニットの画素領域に対して同時に選択信号を供給する選
択信号同時供給手段と、選択信号同時供給手段からの選
択信号を優先させる制御手段とを有しており、さらに、
画像メモリ用バッファに供給する画素データを生成する
画素データ生成手段が、選択信号同時供給手段による選
択信号供給状態に対応して、画像メモリ用バッファユニ
ットの画素領域数よりも大きくない間隔毎に、各画像メ
モリ用バッファユニットと直角な方向の画素データを順
次生成するものである。

但し、上記複数の画像メモリ用バッファユニットとして
は、スキャンライン方向に連続する複数の画素領域を有
しており、各画像メモリ用バッファユニットに対して選
択信号が供給されるものであることが好ましい。

また、上記選択信号順次供給手段としては、画像データ
生成手段から出力されるアドレスデータに基いて選択信
号を生成するものであればよい。

さらに、上記選択信号同時供給手段としては、画像メモ
リに対する処理の種別に対応して選択信号供給状態、或
は選択信号非供給状態に選択的に制御されるものであれ
ばよい。

さらにまた、上記制御手段としては、選択信号順次供給
手段からの出力信号、および選択信号同時供給手段から
の出力信号を入力とするＯＲゲートであることが好まし
い。

また、上記画素データ生成手段としては、画像メモリ用
バッファユニットの画素領域数と等しい間隔で各画像メ
モリ用バッファユニットと直角な方向の画素データを順
次生成するものであることが好ましい。

さらに、この発明の画像メモリ用バッファ制御方法は、
画像メモリ用バッファを複数画素分の容量を有する複数
の画像メモリ用バッファユニットで構成しておき、画素
データ生成手段により画像メモリ用バッファユニットの
画素領域数を越えない画素間隔で画像メモリ用バッファ
ユニットと直角な方向の画素データを順次生成し、生成
された画素データを画像メモリ用バッファユニットの全
画素領域に書込み、画像メモリ用バッファユニットの内
容を画像メモリに書込む方法である。

く作用〉 以上の構成の画像メモリ用バッファ制御装置であれば、
ラスタースキャン型グラフィック・ディスプレイ装置に
おいて、画像メモリ用バッファを用いて表示すべき画素
データに対して所定の処理を施し、処理結果を画像メモ
リに供給することにより可視的に表示する場合において
、画像メモリ用バッファが複数の画像メモリ用バッファ
ユニットから構成されているとともに、各画像メモリ用
バッファユニットが複数画素分の容量を有しているので
、通常は、即ち、選択信号同時供給手段から選択信号が
供給されていない状態においては、選択信号順次供給手
段により複数の画像メモリ用バッファユニットの画素領
域に対して順次選択信号を供給することにより、各画像
メモリ用バッファユニットに対する画素データの書込み
を順次行なわせることができ、任意の画像を構成する画
素データを複数の画像メモリ用バッファユニットに書込
み、次いで複数の画像メモリ用バッファユニットに書込
まれた画素データを一括して画像メモリに書込むことが
できる。

そして、選択信号同時供給手段から選択信号が供給され
ている状態においては、制御手段により、選択信号順次
供給手段から供給される選択信号よりも優先させられる
のであるから、任意の画素データを同時に少なくとも１
つの画像メモリ用バッファユニットに書込むことができ
、次いで各画像メモリ用バッファユニットに書込まれた
画素データを一括して画像メモリに書込むことができる
。

また、画素データ生成手段においては、画像メモリ用バ
ッファユニットの画素領域数よりも大きくない間隔毎に
、各画像メモリ用バッファユニットと直角な方向に連続
する画素データを順次生成して、順次各画像メモリ用バ
ッファユニットに供給する。この結果、画像消去（背景
色によるぬりつぶし）、或は背景色と異なる単一色によ
るぬりつぶしを行なう場合等における画像メモリ用バッ
ファへの画素データ書込み所要時間を短縮することがで
きるのみならず、画素データ生成手段により生成すべき
画素データ数を大巾に減少させることができるので、全
体として画像消去、或は単一色による全面ぬりつぶしの
ための所要時間を著しく短縮することができる。

そして、上記複数の画像メモリ用バッファユニットが、
スキャンライン方向に連続する複数の画素領域を有して
おり、各画像メモリ用バッファユニットに対して選択信
号が供給されるものである場合には、何れかの画像メモ
リ用バッファユニットから画像メモリにデータを書込ん
でいる間に他の画像メモリ用バッファユニットに対する
画素データの書込みを行なうことができ、画像メモリに
必要な全ての画素データが書込まれるまでの所要時間を
短縮することができる。さらに詳細に説明すると、例え
ば、画素データをＤＤＡにより順次生成し、画像メモリ
用バッファを通してダイナミックランダムアクセスメモ
リ（以下、ＤＲＡＭと略称する）からなる画像メモリに
書込む場合についてみれば、ＤＤＡによる画素データ生
成所要時間が約５０〜１００　ｎ５ｅｃであるのに比べ
て、ＤＲＡＭに対するデータ書込み所要時間が約２００
〜４００　ｎ５ｅｃと長いのであるから、少ないＤＤＡ
サイクルで画像メモリ用バッファに対する画素データの
書込みを行なうことができても、ＤＲＡＭに対するデー
タ書込みが行なわれるまでは次の画素データを画像メモ
リ用バッファに書込むことができないことになり、ＤＤ
Ａの画素データ生成動作を一時的に中止させなければな
らなくなる。しかし、上記の場合には、何れかの画像メ
モリ用バッファユニットから画像メモリに対してデータ
書込みを行なっている間に、ＤＤＡにより生成された画
素データを他の画像メモリ用バッファユニットに書込む
ことができるのであるから、’　Ｄ　Ｄ　Ａの画素デー
タ生成動作を中止させる必要が全くなくなり、画像メモ
リに必要な全ての画素データが書込まれるまでの所要時
間を短縮することができる。

また、上記選択信号順次供給手段が、画像データ生成手
段から出力されるアドレスデータに基いて選択信号を生
成するものである゛場合にも、上記と同様の作用を達成
することができる。

さらに、上記選択信号同時供給手段が、画像メモリに対
する処理の種別に対応して選択信号供給状態、或は選択
信号非供給状態に選択的に制御されるものである場合に
も、上記と同様の作用を達成することができる。

さらにまた、上記制御手段が、選択信号順次供給手段か
らの出力信号、および選択信号同時供給手段からの出力
信号を入力とするＯＲゲートである場合には、上記と同
様の作用を達成することができるとともに、構成を簡素
化することができる。

また、上記画素データ生成手段が、画像メモリ用バッフ
ァユニットの画素領域数と等しい間隔で各画像メモリ用
バッファユニットと直角な方向の画素データを順次生成
するものである場合には、生成する画素データ数を必要
最小限にすることができる。

また、以上の画像メモリ用バッファ制御方法であれば、
ラスタースキャン型グラフィック・ディスプレイ装置に
おいて、画像メモリ用バッファを用いて表示すべき画素
データに対して所定の処理を施し、処理結果を画像メモ
リに供給することにより可視的に表示する場合において
、画像メモリ用バッファが複数画素分の容量を有する複
数の画像メモリ用バッファユニットから構成されており
、画素データ生成手段により画像メモリ用バッファユニ
ットの画素領域数を越えない画素間隔で画像メモリ用バ
ッファユニットと直角な方向の画素データを順次生成し
、生成された画素データを画像メモリ用バッファユニッ
トの全画素領域に書込み、画像メモリ用バッファユニッ
トの内容を画像メモリに書込むことにより、少ない画素
データを生成するだけで、画像メモリの全域に対して単
一色によるぬりつぶしを行なうことができる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第６図はラスタースキャン型グラフィック・ディスプレ
イ装置の要部概略構成を示すブロック図であり、図示し
ない上位プロセッサから供給される描画コマンドデータ
に対して座標変換処理、クリッピング処理等が施された
データを画素データ生成部（１）に供給しているととも
に、ＤＤＡを主要部とす５る画素データ生成部（１）に
おいて生成される画素データを画像メモリ用バッファ■
に供給し、画像メモリ用バッファ■から読出されるデー
タを画面メモリ（３）に供給し、最終的に、画像メモリ
（３）の内容に基いてＣＲＴデイスプレィ（４）により
可視的表示が行なわれるようにしている。

上記画像メモリ用バッファ■はダブルプレーン構成であ
り、各画像メモリ用バッファがそれぞれ４個の画像メモ
リ用バッファユニット（２１）（２２）（２３）　（２
４）から構成されており、各画像メモリ用バッファユニ
ット（２１）（２２）　（２３）　（２４）は、第２図
に示すように、スキャンラインと直角な方向（以下、ｙ
方向と略称する）に互に隣合うように割当てられている
とともに、スキャンライン方向（以下、Ｘ座標方向と略
称する）にそれぞれ４画素分ずつに区画されている。

第１図はこの発明の画像メモリ用バッファ制御装置を示
す概略図であり、画素データ生成部（１）において生成
される画素データ（輝度値データ、および奥行きデータ
）を順次各画像メモリ用バッファユニットの４画素分の
領域に供給しているとともに、異なる画像メモリ用バッ
ファユニットの４画素分の画素データを同時に画像メモ
リ（３）に供給している。そして、画素データ生成部（
１）において生成されるｘ、ｙアドレスデータを画像メ
モリ（３）に供給しているとともに、ｘ、ｙアドレスデ
ータに基いて定まる順次選択信号をＯＲゲート（５１）
（５２）　（５３）　（５４）を介して画像メモリ用バ
ッファユニットの各画素領域に供給している。但し、何
れかの画像メモリ用バッファユニット内における順次選
択信号はＸアドレスデータのみに凧いて定まり、何れの
画像メモリ用バッファユニットを選択するかを示す選択
信号はｙアドレスデータのみに基いて定まる。また、上
記描画コマンドデータを入力とする選択信号同時生成部
（６）から出力される同時選択信号を上記ＯＲゲート（
５１）（５２）　（５３）（５４）に供給している。さ
らに、上記画素データ生成部（１）は、通常の描画動作
を指示する描画コマンドデータが供給された場合にスキ
ャンライン方向に連続する画素データを順次生成し、逆
に、画像消去動作、或は、単一色による全面ぬりつぶし
動作を指示する描画コマンドデータが供給された場合に
、４画素間隔で、スキャンラインと直角な方向に連続す
る画素データを順次生成する。

上記の構成の画像メモリ用バッファ制御装置を組込んだ
ラスタースキャン型グラフィック・ディスプレイ装置の
動作は次のとおりである。

通常の描画動作を指示する描画コマンドデータが上位プ
ロセッサから供給された場合には、選択信号同時生成部
（６）からローレベルの信号が出力され続け、画素デー
タ生成部（１）からは、スキャンライン方向に連続する
１画素分ずつの画素データ（ｘ、ｙアドレスデータ、輝
度値データ、および奥行きデータ）が順次出力される。

また、上記ｘ、ｙアドレスデータに基いて定まる順次選
択信号がＯＲゲート（５１）　（５２）　（５３）　（
５４）に供給されるので、該当する画像メモリ用バッフ
ァユニットにおいて、ハイレベルの選択信号に対応する
画素領域のみが画素データ書込み許容状態となる。そし
て、画素データが生成される毎に画素データ書込み許容
状態となる画素領域が順次変化するのであるから、Ｘ方
向に連続する画素データが順次生成される場合には、４
回の画素データ生成動作が行なわれることにより、該当
する画像メモＩＪ　用バッファユニットの全ての画素領
域に画素データが書込まれることになる。逆に、Ｘ方向
に対して傾斜した方向に連続する画素データが順次生成
される場合には、３回より少ない画素データ生成動作が
行なわれただけで、該当する画像メモリ用バッファユニ
ットに対する画素データの書込みが終了する。

以上のようにして何れかの画像メモリ用バッファユニッ
トに対する画素データの書込みが終了した後は、該当す
る画像メモリ用バッファメモリの内容を一括して画像メ
モリ（３）に書込むとともに、他の画像メモリ用バッフ
ァユニットに対する新たな画素データの書込みを行なう
ことができる。

したがって、画素データ生成部（１）における画素デー
タ生成動作を中止することなく、画像メモリ用バッファ
ユニットに対する画素データ書込み動作、および画像メ
モリ（３）に対する画素データ書込み動作を行なわせる
ことができ、全体として描画速度を画素データ生成速度
と同程度にまで向上させる巳とができる。

また、画像消去動作、或は単一色による全面ぬりつぶし
動作を指示する描画コマンドデータが上位プロセッサか
ら供給された場合には、選択信培同時生成部（６）から
ハイレベルの信号が出力され続け、画素データ生成部（
１）から出力されるＸアドレスデータの如何に拘らず、
ＯＲゲート（５１）（５２）（５３）　（５４）からハ
イレベルの信号が出力され続ける。

そして、画素データ生成部（１）からは、Ｘアドレスデ
ータが順次変化する画素データが生成され、Ｘアドレス
データが限界値にまで変化させられた後は、Ｘアドレス
データが４だけ増加させられた状態で再びＸアドレスデ
ータが順次変化する画素データが生成される（第４図中
実線参照）。

したがって、ｘ、Ｘアドレスデータにより指定される画
素領域を含む画像メモリ用バッファユニットの全ての画
素領域が同時に書込み許容状態になり、画素データ生成
部（１）から１回輝度値データ、および奥行きデータが
生成されれば、該当する画像メモリ用バッファユニット
の全ての画素領域に同一の輝度値データ、および奥行き
データが書込まれる（第４図ウニ点鎖線参照）。

この結果、画像メモリ用バッファユニットに対する画素
データ書込み速度は、１画素当りに換算すれば、画素デ
ータ生成速度の４倍になり、画像消去、或は単一色によ
るぬりつぶしのための所要時間を著しく短縮することが
できる。

第３図は上記動作を説明するタイミングチャートであり
、第３図Ａに示す生成画素データ出力制御信号ＤＤＡＣ
Ｋは、５０〜１００　ｎ５ｅｃのサイクルで順次生成さ
れるものであり、生成画素データ出力制御信号ＤＤＡＣ
Ｋが生成される毎に、第３図Ｂ−Ｈに示すように、画像
メモリ用バッファユニット（２１）（２２）　（２３）
　（２４）のブレーン切替制御信号ＥＸＣ１〜ＥＸＣ４
が順次生成され、しかも、第３図Ｆ−Ｊに示すように、
対応する画像メモリ用バッファユニットから画像メモリ
（３）に対するメモリサイクル制御信号ＭＣＩ〜ＭＣ４
が生成されるようにしている。

したがって、画素データ生成部（１）から画素データが
出力される毎に順次前れかの画像メモリ用バッファユニ
ットの全画素領域に書込まれ、ブレーン切替が行なわれ
て画像メモリＧ）に対する書込み動作が遂行される。そ
して、画素データ生成サイクルタイムと同じサイクルタ
イムで画像メモリ用バッファユニットの全画素領域に対
する画素データ書込み、および画像メモリ（３）に対す
る画素データの一括書込みが行なわれ、全体としての所
要時間が著しく短縮されることになる。具体的には、１
０２４Ｘ１２８０画素の領域に対する画像消去、或は単
一色による全面ぬりつぶしを行なう場合の所要時間を８
　ｎ５ｅｃ程度まで短縮することができた。

第５図は画像メモリ用バッファユニットの各画素領域に
対する選択信号を生成するための構成の一例を示す電気
回路図であり、Ｘアドレスデータの最下位２ビツトを入
力として４ビツトのデータを出力するデコーダ（７１）
を有しているとともに、各ビットのデコード信号、およ
び同時選択信号をＯＲゲート（５１）（５２）　（５３
）　（５４）に供給している。そして、各ＯＲゲートか
らの出力信号を、それぞれＡＮＤゲート（７２）　（７
３）　（７４）　（７５）に供給しているとともに、Ｘ
アドレスデータの下位ビットに基いて定まるチップセレ
クト信号、およびストローブ信号を上記ＡＮＤゲート（
７２）　（７３）　（７４）　（７５）に供給している
。尚、この例においては、第１図の場合と異なり、負論
理が採用されている。

上記の構成の場合には、同時選択信号がハイレベルの状
態、即ち、画素毎に異なるデータが生成される状態にお
いては、Ｘアドレスデータの最下位２ビツトに基いてデ
コーダ（７１）が何れかのビットのみがローレベルとな
るデコード信号をＯＲゲートに反転供給するので、該当
するＯＲゲートのみがハイレベルの信号を出力する。し
たがって、ストローブ信号、およびチップセレクト信号
がハイレベルであることを条件として該当するＡＮＤゲ
ートの反転出力端子からローレベルのラッチパルスを出
力することができ、ラッチパルスが供給された画素領域
のみに画素データを書込むことができる。

逆に、同時選択信号がローレベルの状態、即ち、全ての
画素について互に等しいデータが生成される状態におい
ては、デコード信号の如何に拘らず全てのＯＲゲートが
ハイレベルの信号を出力する。

したがって、ストローブ信号、およびチップセレクト信
号がハイレベルであることを条件として全てのＡＮＤゲ
ートの反転出力端子からローレベルのラッチパルスを出
力することができ、該当する画像メモリ用バッファユニ
ットの全ての画素領域に互に同一の画素データを書込む
ことができる。

即ち、ビットマツプ・グラフィック・ディスプレイ装置
におけるフィルイン動作と等価な動作を行なわせること
ができる。

尚、この発明は上記の実施例に限定されるものではなく
、例えば、画像メモリ用バッファユニットの数を増加さ
せるとともに、各画像メモリ用バッファユニットにおけ
る画素領域数を増加させることにより１画素当りに換算
したアクセス所要時間を一層短縮することが可能である
ほか、画像メモリ用バッファユニットをＸ方向、および
Ｘ方向−に複数の画素領域を有する構成とすることが可
能であり、さらに、画面消去、或は単一色によるぬりつ
ぶしを行なう場合に、２以上の画像メモリ用バッファユ
ニットの全画素領域に同時に画素データを書込むことが
可能であるほか、ＯＲゲートに代えてフリップフロップ
回路等を用いることが可能であり、その他、この発明の
要旨を変更しない範囲内において種々の設計変更を施す
ことが可能である。

〈発明の効果〉 以上のように第１の発明は、画像メモリ用バッファが複
数の画像メモリ用バッファユニットから構成されている
とともに、各画像メモリ用バッファユニットが複数画素
分の容量を有しており、しかも、複数の画像メモリ用バ
ッファユニットの画素領域に対して順次選択信号を供給
する選択信号順次供給手段を有しているので、通常の描
画動作を行なう場合に、画素データ生成動作を中断する
ことなく画像メモリ用バッファに対する画素データの書
込み、および画像メモリ用バッファユニットから画像メ
モリへの画素データの書込みを行なわせることができ、
全体として描画速度を向上させることができ、しかも、
複数の画像メモリ用バッファユニットの画素領域に対し
て同時に選択信号を供給する選択信号同時供給手段と、
選択信号同時供給手段からの選択信号を優先させる制御
手段とを有しており、さらに、画像メモリ用バッファに
供給する画素データを生成する画素データ生成手段（１
）が、選択信号同時供給手段（６）による選択信号供給
状態に対応して、画像メモリ用バッファユニットの画素
領域数よりも大きくない間隔毎に、各画像メモリ用バッ
ファユニットと直角な方向の画素データを順次生成する
ものであるから、画像消去、或は単一色による全面ぬり
つぶしを行なう場合に、１回の画素データ生成動作に伴
なって画像メモリ用バッファユニットの全画素領域に対
する画素データの書込みを行なうことができるのみなら
ず、生成する画素データ数を著しく減少させることがで
き、全体としての処理速度を一層向上させることができ
る等の特有の効果を奏する。

第２の発明は、複数の画像メモリ用バッファユニットが
、スキャンライン方向に連続する複数の画素領域を有し
ており、各画像メモリ用バッファユニットに対して選択
信号が供給されるのであるから、何れかの画像メモリ用
バッファユニットから画像メモリにデータを書込んでい
る間に他の画像メモリ用バッファユニットに対する画素
データの書込みを行なうことができ、画像メモリに必要
な全ての画素データが書込まれるまでの所要時間を短縮
することができるという特有の効果を奏する。

第３の発明は、選択信号順次供給手段が、画像データ生
成手段から出力されるアドレスデータに基いて選択信号
を生成するものであるから、特別なデータを必要とせず
、確実に選択信号を生成することができる。

第４の発明は、選択信号同時供給手段が、画像メモリに
対する処理の種別に対応して選択信号供給状態、或は選
択信号非供給状態に選択的に制御されるものであるから
、画像消去、或は単一色によるぬりつぶしを行なう場合
と通常の画素データ書込み状態とを確実に選択すること
ができる。

第５の発明は、制御手段が、選択信号順次供給手段から
の出力信号、および選択信号同時供給手段からの出力信
号を入力とするＯＲゲートであるから構成を簡素化する
ことができるという特有の効果を奏する。

第６の発明は、画素データ生成手段が、画像メモリ用バ
ッファユニットの画素領域数と等しい間隔で各画像メモ
リ用バッファユニットと直角な方向の画素データを順次
生成するものであるから、生成する画素データ数を必要
最小限にすることができるという特有の効果を奏する。

第７の発明は、画像メモリ用バッファが複数画素分の容
量を有する複数の画像メモリ用バッファユニットから構
成されており、画素データ生成手段により画像メモリ用
バッファユニットの画素領域数を越えない画素間隔で画
像メモリ用バッファユニットと直角な方向の画素データ
を順次生成し、生成された画素データを画像メモリ用バ
ッファユニットの全画素領域に書込み、画像メモリ用バ
ッファユニットの内容を画像メモリに書込むことにより
、少ない画素データを生成するだけで、画像メモリの全
域に対して単一色によるぬりつぶしを行なうことができ
るという特有の効果を奏する。

【図面の簡単な説明】

第１図はこの発明の画像メモリ用バッファ制御装置を示
す概略図、 第２図は画像メモリ用バッファユニットの構成を概略的
に示す図、 第３図は画像消去動作、或は単一色による全面ぬりつぶ
し動作を説明するタイミングチャート・第４図は画像消
去動作、或は単一色による全面ぬりつぶし動作を概略的
に示す図、 第５図は画像メモリ用バッファユニットの各画素領域に
対する選択信号を生成するための構成の一例を示す電気
回路図、 第６図はラスタースキャン型グラフィック・ディスプレ
イ装置の要部概略構成を示すブロック図、第７図は想定
比較例を示す概略ブロック図。 （１）・・・画素データ生成部、 （２）・・・画像メモリ用バッファ、 （２１）　（２２）　（２３）　（２４）・・・画像メ
モリ用バッファユニット、 （３）・・・画像メモリ、（６）・・・選択信号同時生
成部、（５１）（５２）　（５３）　（５４）・・・Ｏ
Ｒゲート、（７１）・・・デコーダ 第７図

Claims (1)

1. 【特許請求の範囲】 １、画像メモリ用バッファ（２）を用いて、表示すべき
   画素データに対して所定の処理を施し、処理結果を画像
   メモリ（３）に供給することにより可視的に表示するラ
   スタースキャン型グラフィック・ディスプレイ装置にお
   いて、画像メモリ用バッファが複数の画像メモリ用バッ
   ファユニット（２１）（２２）（２３）（２４）から構
   成されているとともに、各画像メモリ用バッファユニッ
   ト（２１）（２２）（２３）（２４）が複数画素分の容
   量を有しており、しかも、複数の画像メモリ用バッファ
   ユニット（２１）（２２）（２３）（２４）の画素領域
   に対して順次選択信号を供給する選択信号順次供給手段
   （７１）と、複数の画像メモリ用バッファユニットの画
   素領域に対して同時に選択信号を供給する選択信号同時
   供給手段（６）と、選択信号同時供給手段（６）からの
   選択信号を優先させる制御手段（５１）（５２）（５３
   ）（５４）とを有しており、さらに、画像メモリ用バッ
   ファに供給する画素データを生成する画素データ生成手
   段（１）が、選択信号同時供給手段（６）による選択信
   号供給状態に対応して、画像メモリ用バッファユニット
   の画素領域数よりも大きくない間隔毎に、各画像メモリ
   用バッファユニットと直角な方向の画素データを順次生
   成するものであることを特徴とする画像メモリ用バッフ
   ァ制御装置。 ２、複数の画像メモリ用バッファユニット（２１）（２
   ２）（２３）（２４）が、スキャンライン方向に連続す
   る複数の画素領域を有しており、各画像メモリ用バッフ
   ァユニット（２１）（２２）（２３）（２４）に対して
   選択信号が供給される上記特許請求の範囲第１項記載の
   画像メモリ用バッファ制御装置。 ３、選択信号順次供給手段（７１）が、画素データ生成
   手段（１）から出力されるアドレスデータに基いて選択
   信号を生成するものである上記特許請求の範囲第１項、
   または第２項に記載の画像メモリ用バッファ制御装置。 ４、選択信号同時供給手段（６）が、画像メモリ（３）
   に対する処理の種別に対応して選択信号供給状態、或は
   選択信号非供給状態に選択的に制御されるものである上
   記特許請求の範囲第１項、または第２項に記載の画像メ
   モリ用バッファ制御装置。 ５、制御手段が、選択信号順次供給手段（７１）からの
   出力信号、および選択信号同時供給手段（６）からの出
   力信号を入力とするＯＲゲート（５１）（５２）（５３
   ）（５４）である上記特許請求の範囲第１項記載の画像
   メモリ用バッファ制御装置。 ６、画素データ生成手段が、画像メモリ用バッファユニ
   ットの画素領域数と等しい間隔で各画像メモリ用バッフ
   ァユニットと直角な方向の画素データを順次生成するも
   のである上記特許請求の範囲第１項記載の画像メモリ用
   バッファ制御装置。 ７、画像メモリ用バッファ（２）を用いて、表示すべき
   画素データに対して所定の処理を施し、処理結果を画像
   メモリ（３）に供給することにより可視的に表示するラ
   スタースキャン型グラフィック・ディスプレイ装置にお
   いて、画像メモリ用バッファ（２）を複数画素分の容量
   を有する複数の画像メモリ用バッファユニット（２１）
   （２２）（２３）（２４）で構成しておき、画素データ
   生成手段（１）により画像メモリ用バッファユニットの
   画素領域数を越えない画素間隔で画像メモリ用バッファ
   ユニットと直角な方向の画素データを順次生成し、生成
   された画素データを画像メモリ用バッファユニットの全
   画素領域に書込み、画像メモリ用バッファユニットの内
   容を画像メモリに書込むことを特徴とする画像メモリ用
   バッファ制御方法。