JPS62502429A - 映像表示装置 - Google Patents

映像表示装置

Info

Publication number
JPS62502429A
JPS62502429A JP50200486A JP50200486A JPS62502429A JP S62502429 A JPS62502429 A JP S62502429A JP 50200486 A JP50200486 A JP 50200486A JP 50200486 A JP50200486 A JP 50200486A JP S62502429 A JPS62502429 A JP S62502429A
Authority
JP
Japan
Prior art keywords
address
window
memory
video
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50200486A
Other languages
English (en)
Inventor
ハドソン グラハム・ピー
レイド ジエイムス・アール・シー
トリツカ デニス・ジヨヒン
Original Assignee
ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ filed Critical ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ
Publication of JPS62502429A publication Critical patent/JPS62502429A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 映像表示装置 〔技術分野〕 本発明は映像表示装置に関する。
〔発明の開示〕
本発明は、ラスク走査表示フィールド内の連続する点を表現する番地信号を発生 するタイミング手段と、映像データを蓄える記憶装置と、番地信号を表示フィー ルド内のウィンドウ領域の限度を表現するウィンドウ限度番地を含む番地信号と 比較し、目的の点がそのウィンドウ内に配置されているときにはイネーブル信号 を生成する複数の比較器と、このイネーブル信号に応答して目的の点に対応する 上記記憶装置の番地を発生または蓄える記憶番地指定手段と、上記記憶装置から 映像データを読み出して出力する出力手段とを備えた映像表示装置を提供する。
本発明の第二の発明は、ラスク走査表示フィールド内の連続する点を表現する番 地信号を発生するタイミング手段と、グレースケールの複数のレベルを表現する ことのできる高解像度映像データを蓄える記憶装置と、表示フィールド内の位置 に関するデータを上記記憶装置の記憶番地に蓄える手段と、表示する画像の点に 対応して上記記憶番地を発生する記憶番地指定手段と、上記記憶装置から映像デ ータを読み出して出力する出力手段とを備えた映像表示装置を提供する。
本発明の望ましい態様は請求の範囲第2項ないし第11項および以下の説明で定 義される。
本発明の一実施例を添付図面を参照して説明する。
〔図面の簡単な説明〕
第1図は間接番地指定を示す図である。
第2図は本発明一実施例の塩蔵表示装置のブロック構成図である。
第3図は第2図で使用される表示制御回路の詳細なブロック構成図である。
〔発明を実施するための最良の形態〕
表示装置の説明の前に、第1図に示したウィンドウ・アドレサプル・メモリ ( window addressable memory)の概念について説明す る。
このような間接番地指定の主な利点は、メモリ配列が画面のビットマツプに対応 していないので、メモリ配列内の画像データを物理的に移動させるのではなく、 単に画像の仮想番地を変更するだけでその画像を移動させることができる。
ルックアンプテーブルを用いて間接番地指定を行うこともできるが、この場合に は多量のメモリを必要とするので、ウィンドウ・アドレサブル・メモリ (W  A M )を使用することが望ましい。
第1図は、このような考えのちとに間接番地指定を行う概念を模式的に示す、ウ ィンドウ・アドレサブル・メモリを使用した例を示す。画像データはメモリ配列 1内に連続する区画として蓄えられ、データの開始番地は開始番地ランチ回路2 に蓄えられる。ウィンドウ・アドレサプル・メモリ3 (N単のため一つの記憶 位置だけを示す)は、現在の画面の書込み位置x、yが長方形の画像の境界(参 照番号4で示す)内にあるか否かの判定を行う。各記憶位置には、四個の比較器 および四個のラッチ回路を含み、ランチ回路は画像を区切る長方形の座標(X+ sin % ymi* 、X+wmx % y+saつ)を蓄える6(表示タイ ミング信号により駆動されるxy計数器により)それぞれ新しい画面番地が発生 すると、ラッチ回路に保持された値と比較し、ウィンドウ・アドレサプル・メモ リの出力(単線)として、画面番地が画像ウィンドウ内であるか否かを示す信号 を出力する。
現在の画面番地がウィンドウ内にあるときには、この出力が「現番地」計数器5 をインクリメントし、この出力をメモリ配列内の画像データの読出しテドレスと して使用する。現番地計数器5は、各フレームの開始時に、開始番地ラッチ回路 2に蓄えられた値にリセットされる。
画面番地が画像ウィンドウ外のときには、これを示すウィンドウ・アドレサブル ・メモリの出力を使用して、メモリ配列内の一つの番地で蓄えることのできる背 景色を選択する。
この基本的なアーキテクチャを用いることにより、高い機能的性能を実現するこ とができ、ラッチ回路に蓄えたウィンドウ情報を変更するだけで、画像の移動ま たは画面を通過するスクロールを行うことができる。さらに、小さいまたは低解 像度の画像を表示するために必要なフレームメモリの容量は、その画像情報を蓄 えるに必要なメモリだけで十分である。これとは別に、高性能フレームメモリを 複数フレームのデータを蓄えるに十分なメモリ容量を含む構成とすることもでき 、間接番地指定により、ウィンドウ情報の取り扱いを通じて、前にダウンロード されたフレームを高速に切り替えることができる。
表示装置のブロック図を第2図に示すが、この表示装置は、制御回路10、メモ リ配列30、ラッチ回路およびバッファを含むインクフェイス回路40、出力デ ィジタルアナログ変換器50およびFIFOメモリ60.61およびホストコン ピュータにインクフェイス接続するためのバッファ62.63を備え、ホストコ ンピュータ・データバスを参照番号70で示す。
メモリ配列30は、540 x480の画素配列に対して、画素あたり16ビツ ト(輝度8ビツトに加えて、二つの画素に割り当てられるUおよびVの色差信号 のためにそれぞれ8ピント、水平色高度分解能は輝度分解能の半分である)を記 憶するに十分なメモリを備える。これは、総容量が4.15メガビツト、映像出 力速度が13.5MHzであることを意味する(すなわち、74.1ナノ秒毎に 16ビツト読み出す必要がある)。典型的にはメモリ配列を64k X64ビツ ト構成としく例えば64kX4ビツトのダイナミックRAMチップを16個使用 する)、四個の画素に対するデータを同時に番地指定し、う、チし、ランチおよ び多重化回路40で多重化し、これによりメモリアクセスに要する時間を短縮す る。
ホストコンピュータCPLJとフレームメモリとの間のデータ通信は、FIFO メモリ60.61を使用して実行される。これはバッファとして動作し、表示消 去期間だけでなく、どの時間にもcPUがフレームメモリと通信できるようにす る(ただし、後述する[グラブモード(grab modeNを参照のこと)。
FIFOは、最小サイクル時間が75ミリ秒以下の高速スタチックRAMを使用 することにより実施できる。FIFOは、番地発生器として動作する二つの循環 計数器を用いることにより動作する。
CPUからフレームメモリへのデータ転送中には、書込み計数器は、読出し計数 器の計数値の1だけ下の位置を示すまで、その計数値をインクリメントする6書 込み計数器の計数値が続出し計数器の計数値の1だけ下の位置を示したときには 、比較器がご込み計数器の動作を禁止し、CPUに信号を送出してバッファが満 杯であることを通知する。この状態は、フレームメモリ制御回路がFIFOがら データを読み出して、読出し計数器がインクリメントされるまで続く。このとき CPUに信号を送出して、使用できる空間があり、送信を再開できることを通知 する。
CPUにデータを送信するには、二つの計数器の役割が入れ換わることを除いて 、同様の動作を行う。
第3図に制御回路10のブロック構成図を示す。この回路の重要な構成要素は番 地変換ユニフ目1であり、この番地変換ユニット11は、画像の仮想画面番地か ら画像データの物理的番地を計算する″。画像は情報の「ウィンドウ」として表 現および処理され、ウィンドウ番号により特定され、その境界は画面上で長方形 となる。
その他の回路として、現在の画面の書込み位置の行および列を示す信号を出力す る二個−組の計数器12と、cpuの書込み動作中にメモリ配列内の使用されて いないメモリの位置を示す空領域計数器13と、CPUの読出しおよび書込み動 作中に使用さる読出し計数器14および書込み計数器15と、グイナミノクメモ リ配列30の規則正しいリフレッシュを行うためのリフレッシュ計数器16と、 メモリ配列とCPUとの間のデータ転送を監視するFIFO制御ユニット17と 、スクロール制allユニット18および全体制御ユニソ目9とを備え、すべて の必要な制御信号を発生し、CPUからの命令を解読する。さらに、プログラム 可能なタイミング・チェーン20を備え、このタイミング・チェーン20は、表 示同期および表示消去の信号を発生し、画面上のカーソルの位置を制御する。
番地変換ユニット11は、ウィンドウ・アドレサブル・メモリ110と、優先解 読ユニット111 と、番地計数器112の配列とを含み、それぞれの番地計数 器112には、メモリ配列内のウィンドウの物理的な開始番地を蓄えるランチ回 路113が設けられる。それぞれの開始番地ラッチ回路には、ウィンドウが作ら れてホストCPUがメモリ配列に書き込んだときに、空き領域計数器の内容が記 憶される。すべての番地計数器112は、各フィールド(インクレース動作につ いては後述する)のフレームの開始時に、ランチ回路113に蓄えられている番 地に設定される。
ウィンドウ・アドレサブル・メモリ内の各記憶位置110はウィンドウ番号に対 応し、それぞれ記憶されたウィンドウに対して設けられた別々の記憶位置に、ウ ィンドウによる画面上の長方形の区切りを示す二つのxy座標を記憶する。第1 図を参照して上述したように、行および副計数器の出力はメモ1月10に入力さ れ、このメモリ110は、記憶されているどのウィンドウ内に画面の書込み位置 があるかを評価する。三つの結論、すなわち、+a) 現在の画面書込み位置が 、記憶されたウィンドウの一つだけの領域内にある、 tb) 記憶されたウィンドウの一以上の領域内にある、fcl 記憶されたど のウィンドウの領域内にも含まれないのいずれかが可能である。
第一の場合には、選択された番地からの出力を使用し7て、対応する番地計数器 112の出力を選択し、物理的番地としてメモリ配列30に供給し、この後、選 択された番地計数器112をインクリメントし、その位置を物理的メモリ内に保 持する。
第二の場合には、優先解読ユニフ目11を使用して一つの計数器の出力を物理的 番地として選択し、すべての選択されたウィンドウの番地計数器をインクリメン トする。ウィンドウ・アドレサブル・メモリ110a、 110b、−の優先順 位を固定することができ、それぞれが1ビツトの「イエス」または「ノー」を示 す出力を優先解読ユニットに出力するか、または、優先語ラッチ回路114a、 114b、・−・の内容を出力することができる。。優先解読ユニットは、この とき、それぞれがそのウィンドウの優先順位を示す語の配列を処理する。ウィン ドウの優先順位は、そのウィンドウの内容をフレームメモリに書き込むときに設 定され、この後に、ホストプロセッサにより切り替えられる。このようにして、 画像を重ね合わせることができ、互いに交差させて移動させることができる。
現在の画面位置がどの記憶されたウィンドウにもない場合には、優先解読ユニッ トが別の出力信号を有効にし、単一記憶位置に蓄えられた背景色を選択すべきで あることを示す、これは、画像データの番地をチップ上の背景番地ラッチ回路1 15に蓄えられた値に設定することにより実施できる。
ウィンドウ・アドレサブル・メモリはまた、ランチ回路114a、 114b内 にフラグビットV、B、Aを含むことができる。
画面上のすべての動画領域を定義する「ビューボート」を利用することもできる 。これは、−以上のウィンドウ・アドレサブル・メモリ領域を指定することによ り実施でき、このために、フラグピントvをセットして長方形のビューボートの 境界座標を蓄える。現在の画面位置がすべての定義されたビューボートの範囲外 のときには、上述した背景色の場合と同様に蓄えられた境界色の番地を制御回路 のアドレスバスに出力する。現在の画面位置がどの定義されたビューボートにも 存在する場合には、ウィンドウ・アドレサブル・メモリ内の残りの(ビューボー トではない)記憶領域に蓄えられた情報に基づいて出力番地を計算する。
通常の(すなわち写真のように精密な)ウィンドウおよびブロックで満たされた ウィンドウの双方を処理できるように、各ウィンドウに付加的に1ビツトのフラ グrBJを設けることができ、ウィンドウを作成したときにこのフラグビットB を設定して、そのウィンドウの型を示すことができる。ブロックで満たされたウ ィンドウを選択したときには、ラッチ回路の出力を使用して対応する番地計数器 をデセーブルとし、出力番地が単一の記憶領域を示す状態を保持する。
各物理的記憶番地(記憶容量64ビット語)に4画素を記憶して約1024 x  1024画素の表示を行うために、ウィンドウ・アドレサブル・メモリの行お よび列の大きさをそれぞれ10ビツトおよび8ビツトとし、各番地計数器および 対応する番地ランチ回路の長さを18ビツトとする。優先語Pの長さは実現でき るウィンドウの数に依存する。
回路領域の評価から、8個のウィンドウを設定できるとすると、優先語の長さと しては3ビツトとすることが通している。優先語内に、特定のウィンドウが能動 すなわち表示されているか否かを示す付加的なビ・7トAを記憶することが有用 である。
優先ユニ、トは、最大を調べるCAM (コンテント・アドレサブル・メモリ  (content addresssable memory))により実施可 能であり、優先部を並列に調べて最大のものをみつけ、その最大のものの番地を 出力する。優先情報を設定または変更するために、完全な組(8個のウィンドウ に対して4個の8ピント語)を制御回路に書き込む必要がある。
基本的な構成に加えて、高解像度ウィンドウおよび表示フォーマットが可変のウ ィンドウを実現するため、二つの改良が必要である。
第一は高解像度ウィンドウの表示であり、データの1フレームで二つの連続する インターレース・フィールドを生成する。この場合には、1フイールド(例えば 奇数番目の走査線)からのデータを一つの連続するメモリブロックに蓄え、第二 のフィールド(偶数番目の走査線)からのデータを第二の連続するメモリブロッ クに蓄える。
このようなウィンドウを表示するため、番地変換ユニット内の各ウィンドウに関 連する開始番地ランチ回路を組み合わせ、各フィールドの開始時に、これらのラ ンチ回路から交互に現番地計数器にロードする。
第二の改良は、色パレットまたは単色のウィンドウから色が不変の゛ウィンドウ に変更できるような、表示フォーマットが可変のウィンドウを表示できるように することである。この場合には、ウィンドウ・アドレサブル・メモリおよび番地 変換ユニットの優先部は通常動作を行うが、ウィンドウが通常の4.2.2フオ ーマントのウィンドウと同様にメモリ配列に蓄えられ、64ビツトの情報を記憶 してい各メモリ番地から表示される画素の数にある種の割り当てを行う必要があ る。例えば、4.2.2フオーマントの場合には一つの番地に4画素の情報が対 応し、単色の場合には一つの番地で64画素の情報が得られる。このような画素 速度の変化を適応させるには、番地変換ユニット内の各現番地計数器の入力に、 プログラム可能なプリスケーラ計数器を設ける。上述の二つの例の場合には、そ れぞれ1 (そのまま通過)および16で割るようにプリスケーラを設定する。
さらに、表示フォーマントが可変なウィンドウを同時に表示するには、メモリ配 列の出力を適切なフォーマントにするための付加的回路が必要であり、制御回路 チップそれ自身の外部素子として制御回路が必要となる。
番地変換器全体の最小の動作サイクルはドツト・クロック周期の4倍であり、1 3.5MHzのドツト・クロック周期に対して約300ナノ秒である。
行および列計数器12は、1024 x 1024画素の最大表示画面に対して 、10ビツト計数器で実施できる。メモリ配列の各メモリ番地には4画素を蓄え るので、列計数器の上位8ピントだけをウィンドウ・アドレサプル・メモリから 供給する。基本的な表示解像度は、タイミング・チェーンが供給する信号により 設定される。これらの信号は、走査線あたりどれだけのドツト・クロックが行計 数器を通過するか、およびフィールドあたりのどれだけの走査線クロックが列計 数器を通過するかを定義する。双方のクロックを選択的に部分の−にすることに より半分の分解能にすることができる。
空き領域計数器は18ビツト計数器により実施することができ、データを配列に 書き込んだときにインクリメントされ、次の空き記憶位置にポインタを保持する 。すべての使用可能な空きを使用する場合には、CPUに通知するための付加的 な回路が必要である。
読出しおよび書込み計数器は18ビツト計数器で実施する。ウィンドウのすべて のデータをメモリ配列からCPtJに読み出すときには、読出し計数器にウィン ドウ開始番地をロードし、対応する開始番地ラッチ回路に保持する。ウィンドウ の一部だけにアクセスする場合には、CPUは、最初に制御チップからウィンド ウ開始番地を読み出し、その値に適当なオフセントを加算し、この後にこの情報 を制御回路の読出し計数器に書き込まなければならない。どちらの場合にも、配 列からFIFOにデータを読み出したときに読出し計数器をインクリメントし、 正しいCPUアクセス期間に、読出し計数器の出力がメモリ配列の読出し番地を 供給する。
ウィンドウ全体のデータをCPUから配列に書き込む場合には、空き領域計数器 の値を書込み計数器にロードし、データを配列に書き込んだときに書込み計数器 をインクリメントし、正しいCPUアクセス期間に、この書込み計数器の出力を メモリ配列への書込み番地とする。現存するウィンドウの部分を修正するときに は、書込み計数器に開始番地をロードし、上述の読出し動作と同様に計算を行う 。
間接番地指定では、メモリ配列にシーケンシャルにアクセスするのではなく、単 に、動画データを保持する配列の部分だけを各フレームにアクセスする。したが って、表示消去期間に同時にリフレッシュ・サイクルを誘発する回路を設ける必 要がある。この機能はリフレッシュ計数器16により実現でき、このリフレッシ ュ計数器16にRAMの列番地を循環する。
FIF○制御ユニット17は、必要な制御信号および番地信号を出力し、スタチ フクRAMをCPUとメモリ配列との間のFIF○バフファとして動作させるこ とができる。これは二個−組の計数器で実施され、一方の計数器で現在のFIF O続出し番地を保持し、他方の計数器で現在の読出し番地を保持する。FIFO の記憶容量が1キロの場合には、計数器のビット長を10ピントとする。
スクロール制御ユニット18は単純なALUで実施され、ウィンドウを区切る長 方形の座標x+hin、X□え、yo8.、、y□8を操作し、与えられたウィ ンドウを画面上で実効的にスクロールさせる。、スクロールの量および方向は、 CPUからの命令の一部で、フレームあたりのスクロール量(スクロール速度) として送出される。
主制御ユニット19は、CPUからの命令の解読および実行を行い、制御回路チ ップの内部および外部の双方に必要なすべての制御信号およびタイミング信号を 発生する。この主制御ユニット19は、同期無限状態機械として構成され、PL Aおよびランダム論理回路を適宜使用して実施される。
タイミング・チェーンおよびカーソル制御ユニットは、必要な表示消去および同 期信号を発生し、さらに、十字カーソルの表示を可能にするストローブ信号を発 生することができる。タイミング・チ、ニーンのパラメータは、種々の映像信号 に対応できるように、プログラム可能であることが望ましい。
タイミングに関する限り、制御回路チップは二つの基本動作モード、すなわちマ スクまたはスレーブのモードで動作することができる。マスクとして動作すると きには、表示装置内のタイミング発生器として動作し、単純なりロンク入力から 、鉛直および水平方向の消去信号および同期信号を発生する。標準フォーマント に対する複合同期信号を発生することもでき、鉛直同期パルスを遅延させること のできる構成とすることもできる。これらの動作モードでは、すべてのタイミン グ信号をチップの境界で使用でき、システム内の他のどの表示制御回路とも同期 させることができ、適当な外部駆動回路を経由して表示装置それ自身を駆動する ために使用できる。
スレーブモードでは、制御回路チップに、ドツト・クロック入力とともに、四つ の主タイミング信号、すなわち鉛直同期パルス、水平同期パルス、鉛直消去パル スおよび水平消去パルスが供給される。
二つのタイミングモードの選択は、モード選択ピンの論理レベルを設定すること により行われる。
タイミング・チェーンは、プログラム可能な計数器および比較器の組み合わせに より実施される。これらのプログラム可能性の度合は種々の映像標IEに十分に 対応できるように選択され、計数器および比較器は、通常の方法でホス)CPU から制御回路に転送された命令群によりプログラムされる。
カーソル制御回路は、二個−組のプログラム可能な同等性比較器として実施され 、タイミング・チェーン内の水平および鉛直計数器の出力で動作する。これらの 比較器にはCPUによりカーソル位置がロードされ、これらの出力の論理和かチ ップの境界で得られ、メモリ配列の出力におけるカーソルの色の切り替えに使用 することができる。
さらに別な二個−組のカーソル比較器を設けることが有益である。
これらの比較器もCP tJによりロードされ、上述の比較器による通常のカー ソル移動とは別に、画面上の静止した十字線マーカの位置を設定する。この特徴 は、画面上のウィンドウを定義するために使用される。
間接番地指定を制御する制御回路の種々の構成要素の連結された動作を示すため に、以下ではCPUと制御回路との間の命令インクフェイスを説明する。すべて の命令が、標準のマイクロプロセッサによる周辺装置の制御と同様に、ホストプ ロセッサ・データバス70を経由して制御回路に転送ささると仮定する。ハード ウェア的には、インタフェイスは8ビツトマイクロプロセフザに適合する構成で あり、制御回路チップへの8ビット幅のデータバスを備える。
以下で詳細に説明する命令は主命令であり、画像ウィンドウの作成および操作に 関する。この他に、タイミング情報およびカーソル制御のような種々のパラメー タを設定する命令や、ソフトウェアをリセットするような基本的機能を実行する 命令をサポートすることもできる。
+a) ウィンドウ書込み CPUからモメリ配列への基本的な書込み動作はウィンドウ作成命令であり、こ の命令は画面上に新しい情報のウィンドウを作り出すために使用される。三つの 基本タイプのウィンドウ、すなわちビューボート、ブロックで満たされたウィン ドウまたはグラフィックのウィンドウを作ることができる。どの場合にも、命令 語内に、どのウィンドウ・アドレセブル・メモリ位置および番地計数器を使用す るかを示すウィンドウ番号を含む。
ビューボートを作成する動作は、CP Uが、ビューボートを区切る長方形の座 標を示す命令語と、これに続くデータ語列とを制御回路に送出することにより実 行される。座標を選択されたウィンドウ・アドレサブル・メモリの記憶位置に書 込み、この記憶位置に関連する華−ビット・ビューボートラッチ回路Vをウィン ドウのタイプを示すように設定する。
写真的に精密なウィンドウを作る命令およびブロックで満たされたウィンドウを 作る命令は、双方ともに、制御回路への適当な命令語の転送で始まる。この命令 を受け取ると、制御回路は、最初に、選択された開始番地ラッチ回路内および書 込み計数器内の空き領域計数器の内容を記憶し、この後に、FIFO制御ユニ7 )をリセットする。制御回路は、このとき、CPUから画像データを受信する準 備ができたことを示し、次にCPI〜〕がFIFOの入力へのデータの書込みを 開始する。表示消去データがFIFOからメモリ配列に転送され、これに伴って 空き領域計数器および書込み計数器がインクリメントされるときに、メレリ配列 に書込み番地を供給する′ために書込ろ計数器が使用される。CPUは、別の命 令を制JTj回路に送出することにより、書込み動作の終了(ブロックで満たさ れる場合には一つの画素情報を転送した後)を示す。この命令は、ウィンドウ座 標および転送されたデータの優先順位を含む。これらの項目は、アドレス変換器 内の適当な記憶位置に蓄えられる。
写真的ウィンドウを作る場合には、ウィンドウの表示フォーマ・7トを特定する 付加的なデータを制御回路に送信する必要がある。高解像度のインターレースさ れたウィンドウを作るためには、ウィンドウに表示するデータを通常の方法で転 送するが、二番目のウィンドウを作るときに、空き領域計数器の内容を交互に開 始番地ランチ回路に書き込み、隼−ビット・ラッチ回路にウィンドウのタイプを 示すように設定する。
ブロックで満たす場合には、選択されたウィンドウ・アドレサプル・メモリの位 置を設定する。
山) ウィンドウ修正 サポートされる他のウィンドウ書込み命令はウィンドウ修正命令であり、この命 令を使用して、存在するウィンドウの一部の内容を変更する。この動作を実行す るために、CPUは、最初に制御回路チップからウィンドウの開示番地を読み出 す。この後に、ウィンドウの大きさを基本にしてオフセントを計算し、ウィンド ウ内の所望の点を得る。このときCPUは、制御回路にウィンドウ修正命令とこ れに続いて番地とを送出する。この番地は開始番地とオフセットとの和であり、 制御回路はこの番地を書込み計数器に蓄える。制御回路はFIFO制御ユニット をリセットし、この後にCPtJがFIFOの入力にデータの書込みを開始する 。これにより、制御回路チップがFIFOからメモリ配列にデータを転送できる 。転送されたデータ量がウィンドウの容量を越えないようにするためのメモリ管 理の計算はCPUの責任である。
(C1ウィンドウ続出し ウィンドウ続出し命令には二つの基本タイプがあり、その一方はウィンドウ番号 により特定されるデータを読み出す命令であり、もう一方は番地により特定され るデータを読み出す命令である。第一のタイプの読出し動作は、CPUA(制御 回路チップにウィンドウ読出t7命令を送出することにより始まる。命令語内に 、どのウィンドウ・アドレセブル・、メモリ位置および番地計数器を使用するか を示すウィンドウ番号を含む。この命令を受け取ると、制御回路は最初に読出し 計数器をリセットし、選択されたウィンドウの開始番地ランチ回路の内容をロー ドし、FIFO制御卸制御ツユニットットする。
表示消去期間には、続出し計数器を使用してメモリ配列の読出し番地を供給し、 メモリ配列からFIFOにデータを転送する。いくつかのデータがFIFOに書 き込まれると、制御回路は、CPUにデータを送信する準備ができたことを表示 する。CPUは、FIFO制御ユニットに簡単な読出しクロックを供給すること により、FIFOのデータにアクセスする。CPUは、十分なデータにアクセス できたときには、制御回路に停止命令を送出することにより、読出し動作を停止 する。
第二のタイプの読出し動作は、ウィンドウ開始番地からいくらかのオフセットし た位置でウィンドウの一部を読み出す必要があるときに実行され、この場合には 動作開始時にCPUから読出し計数器に適当な番地をロードすることを除いて、 上述と同様の方法が行われる。CPUは、上述のウィンドウ修正の場合と同様に 、読出し計数器にロードされる番地を計算する。
(di ウィンドウ移動 二つのタイプのウィンドウ移動、すなわち相対移動と絶対移動とがサポートされ る。第一のタイプはスクロール制御ユニットを使用して実行される。CPUは制 ;■回路にウィンドウ移動命令(前と同様にこの命令内にウィンドウ番号を含む )を送り、続いて移動の大きさを示すdxおよびayのデータ語を送る。次のフ レームの開始時に、スクロール制御ユニット内のA L Uは、dxおよびdy のデータを選択されたウィンドウ座標のそれぞれの成分に加算し、ウインドウ・ アドレサブル・メモリに結果を戻す。
絶対ウィンドウ移動の動作は、CPUが新しいウィンド゛つ座標を制御回路に転 送することにより実行され、この座標を選択されたウィンドウの前の座標に重ね 書く。
(el ウィンドウのスクロール ウィンドウをスクロールさせる機能を最も簡単に実施する方法は、CPUが制御 回路にdxおよびdyのインクリメントを指令し、これに続けてそれぞれ何度行 うかを指定する。スクロール制御ユニットは、このとき、指定された回数のイン クリメントを終了するまで、選択されたウィンドウ座標をフレーム毎にインクリ メントする。
(fl グラブ・モード(Grab Mode)グラブ・モードは、映像カメラ からの実時間データでメモリ配列を満たす場合に必要である。この機能を実施す るためには、メモリ・リフレッシュとは別に、通常の制御回路の動作を一時的に 中止する。空き領域計数器をリセットし、データをメモリ配列に書き込んだとき にインクリメントし、計数器の出力を使用してメモリ配列に書込み番地を供給す る。この動作モードのときには、入力FIFOをバイパスする。
動作の終了時には、主CPUがグラブ・モードのフレームのウィンドウ座標を制 御回路チップに書き込む必要がある。
さらに、ウィンドウ内に「透明」領域を作り、優先順位の低いウィンドウの一部 を見ることができる構成とすることもできる。この構成は、メモリ内に付加的な ピントを設けるが、(望ましくは)特別の符号を利用することにより実施でき、 後者の例として、例えば発光領域を16進表示テ「oooo」カらrFFFEJ  ニ限り、rFPFFJ ;6<透明を示すようにし、番地変換器により選択さ れたウィンドウが一時的に透明にならない構成とすることができる。この方法の 一つの問題はメモリアクセス時間である。その理由は、メモリを読出し、透明な 画素を見つけ、次の優先順位のウィンドウのデータを得る必要があり、これには より多くのメモリアクセスが必要となるからである。二基上の透明領域が重なる ことを許容する場合には、この問題はさらに悪化し、そのようなレイヤの数を制 限する必要がある。この問題を軽減するため、透明画素を有するウィンドウに透 明属性のマークを付けることを提案しておく。透明ウィンドウの優先順位が高い 場合には1.制御回路は、上側ウィンドウのメモリ・スライス(64ビツト)と 下側のウィンドウ、のスライスとを交互に番地指定する。
データ選択器は、表示のために選択されたそれぞれのスライスから画素の色をイ ネーブルにするために、64ビツト構成の第二のラッチ回路およびマルチプレク サを必要とする。上側ウィンドウのマルチプレクサからの画素の色が透明である ことを検出したとき、第二のウィンドウのマルチプレクサからの画素を選択する 。どちらのウィンドウもメモリ帯域(13,5Hz 、16ビツト)の全体を必 要としないのであれば、透明処理を単純に動作させることができる。
どの画素を表示させる前にも二度のフェッチが必要なので、表示走査線全体で2 サイクル時間の遅延がある。低解像度のウィンドウの場合には、実際に、制御回 路が300ナノ秒毎に同じデータ・スライスを送出する構成とすることもできる 。スライス間でモードが変化しない場合には、選択回路内の画素ポインタを単純 に次の画素に進める。モードが変化する場合には、ボインクをスライス内の画素 rOJにリセットする。新しいウィンドウ(および新しいモード)のときだけ、 新しいスライスの画素「0」から開始することができる。二つのスライスからの 動きのある画素を同期させておくため、各データ・スライスの表示モードをデー タ選択器にロードしておく必要がある。
一方または双方が写真的に精密な情報を含むウィンドウの間で透明にするには、 完全な解像度を維持できないので、6.78M)Izの写真モードが必要となる 。特別のモードの必要性を防ぐため、連続するスライスの画素を交互に蓄えて6 .75MHzデータを作り出す0通常は、不透明のウィンドウについて、双方の スライスを二つのマルチプレクサにロードし、どちらかのマルチプレクサの出力 から交互に画素を選択する。したがって、透明領域へのアクセスに続いてアクセ スされる表示データについては、例えば一つ置きの画素に対応するデータを読み 出すことにより、低解像度で表示する。
グラフィックについて簡単に説明すると、−gに、いくつかのウィンドウを低解 像度で表示することができる。これは、各ウィンドウのフォーマントを特定する ランチ回路を設けることにより実施できる。明らかに、画素あたりのビット数お よび画素数は双方ともに可変である。上述したように、最大解像度表示は、画素 あたり8ビツトおよび走査線あたり512または1024画素(8ビツトを色光 度用として1画素あたり8+8ビツトを使用する場合には、走査線あたり256 または512画素)であり、この一方でグラフインク表示は、同等以下の空間解 像度で十分であるが、画素あたり8ビツトまたは4ビツトで、色ルックアンプテ ーブルにより用意された色の範囲の一つを特定している。テキスト画面を設ける ことも可能であり、また、「透明」背景を使用してテキスト画面またはグラフィ ック画面を最大解像度の画像に重ねることもできる。例えば記憶位置が16個の 色ルックアンプテーブルを用いた場合には、おそらくより多くの色がある中から 16色だけしが使用できないが、ここで、信号フィールドを走査する間にロック アツプテーブルの内容を変更できるようにすることを提案する。これは、通常の 表示ウィンドウ内に差し替え用の色ルックアンプテーブルを蓄え、フラグレジス タ114にフラグAを設定してウィンドウが透明または非能動であることを示す フラグを立て、通常の方法で読み出すが、その内容を表示せずにルックアンプテ ーブル内にロードすることにより実施できる。
国際v4斉報告 ANNEX To TP、E INTER,’JATIONAL 5EARCH REPORT ON

Claims (12)

    【特許請求の範囲】
  1. 1.ラスタ走査表示フィールド内の連続する点を表現する番地信号を発生するタ イミング手段と、 映像データを蓄える記憶装置と、 番地信号を表示フィールド内のウインドウ領域の限度を表現するウインドウ限度 番地を含む番地信号と比較し、目的の点がそのウインドウ内に配置されていると きにはイネーブル信号を生成する複数の比較器と、 このイネーブル信号に応答して目的の点に対応する上記記憶装置の番地を発注ま たは蓄える記憶番地指定手段と、上記記憶装置から映像データを読み出して出力 する出力手段とを備えた映像表示装置。
  2. 2.複数のイネーブル信号が存在するときに、どのウインドウ領域を表示するか を決定し、これにより記憶番地指定手段を制御する優先順位制御手段を備えた請 求の範囲第1項に記載の映像表示装置。
  3. 3.比較器は固定優先順に設定された請求の範囲第2項に記載の映像表示装置。
  4. 4.比較器には優先順位符号を蓄えるレジスタが接続され、優先順位制御手段は 、上記レジスタに蓄えられた優先符号にしたがって優先順位の比較を行う構成で ある請求の範囲第2項に記載の映像表示装置。
  5. 5.優先順位制御手段は、映像記憶装置が透明領域を示す情報を含むときに、こ のことを認識して、次の優先順位の能動ウインドウに対応する記憶番地指定手段 を動作させる構成である請求の範囲第2項ないし第4項のいずれかに記載の映像 表示装置。
  6. 6.同一の表示点に対して一度または所定の回数以上の優先順位の移動があった 場合に表示解像度を制限する構成である請求の範囲第5項に記載の映像表示装置 。
  7. 7.記憶番地指定手段は、 関連するウインドウの最初の点の映像データを記憶している記憶位置の番地があ らかじめ設定される開始番地レジスタと、各フィールド走査の開始時には上記開 始番地レジスタの内容がロードされ、イネーブル信号が入力されたときにはその 内容を増加的にインクリメントする記憶番地回数器とを含む請求の範囲第1項な いし第6項のいずれかに記載の映像表示装置。
  8. 8.各記憶番地指定手段は、交互にフィールドを選択する二個一組の開始番地レ ジスタを含む請求の範囲第7項に記載の映像表示装置。
  9. 9.表示解像度は異なるウインドウに対して異なるかまたは可変であり、所望の 回動度に応じて記憶番地計数器をインクリメントする速度が制御される構成であ る請求の範囲第7項または第8項に記載の映像表示装置。
  10. 10.少なくともいくつかのウインドウは、映像データが色ルックアップテーブ ルにより定義される制限された色の範囲の一つを示す符号を含む表示フォーマッ トを含むまたは含むことができる構成である請求の範囲第9項に記載の映像表示 装置。
  11. 11.一以上のウインドウを表示の目的には使用しない設定とし、このように設 定された映像記憶装置内のデータを読出して色ルックアップテーブルの内容の変 更に使用する構成である請求の範囲第10項に記載の映像表示装置。
  12. 12.ラスタ走査表示フィールド内の連続する点を表現する番地信号を発生する タイミング手段と、 グレースケールの複数のレベルを表現することのできる高解像度映像データを蓄 える記憶装置と、 表示フィールド内の位置に関するデータを上記記憶装置の記憶番地に蓄える手段 と、 表示する画像の点に対応して上記記憶番地を発生する記憶番地指定手段と、 上記記憶装置から映像データを読み出して出力する出力手段とを備えた映像表示 装置。
JP50200486A 1985-04-03 1986-04-02 映像表示装置 Pending JPS62502429A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB858508668A GB8508668D0 (en) 1985-04-03 1985-04-03 Video display apparatus
GB8508668 1985-04-03

Publications (1)

Publication Number Publication Date
JPS62502429A true JPS62502429A (ja) 1987-09-17

Family

ID=10577119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50200486A Pending JPS62502429A (ja) 1985-04-03 1986-04-02 映像表示装置

Country Status (4)

Country Link
EP (1) EP0216886B1 (ja)
JP (1) JPS62502429A (ja)
GB (1) GB8508668D0 (ja)
WO (1) WO1986005910A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1196844B (it) * 1986-12-16 1988-11-25 Olivetti & Co Spa Governo video per apparecchiature di informatica
FR2610160B1 (fr) * 1987-01-27 1989-03-24 Radiotechnique Compelec Dispositif synthetiseur d'images
JPH0291721A (ja) * 1988-09-29 1990-03-30 Toshiba Corp ウィンド表示制御装置
US4953027A (en) * 1989-04-24 1990-08-28 Motorola Inc. OSD in a TV receiver including a window, smoothing and edge enhancing
US5307180A (en) * 1991-12-18 1994-04-26 Xerox Corporation Method and apparatus for controlling the processing of digital image signals
US5477242A (en) * 1994-01-03 1995-12-19 International Business Machines Corporation Display adapter for virtual VGA support in XGA native mode
KR19980042031A (ko) * 1996-11-01 1998-08-17 윌리엄 비. 켐플러 가변 해상도 스크린 디스플레이 시스템
US6369855B1 (en) 1996-11-01 2002-04-09 Texas Instruments Incorporated Audio and video decoder circuit and system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2559927B1 (fr) * 1984-02-20 1986-05-16 Comp Generale Electricite Circuit cable de gestion de fenetres sur ecran

Also Published As

Publication number Publication date
GB8508668D0 (en) 1985-05-09
WO1986005910A1 (en) 1986-10-09
EP0216886A1 (en) 1987-04-08
EP0216886B1 (en) 1991-02-27

Similar Documents

Publication Publication Date Title
US5345552A (en) Control for computer windowing display
US5748174A (en) Video display system including graphic layers with sizable, positionable windows and programmable priority
KR0167116B1 (ko) 변형가능한 디스플레이 메모리 제공방법 및 장치
US5594473A (en) Personal computer apparatus for holding and modifying video output signals
US5500654A (en) VGA hardware window control system
EP0279229B1 (en) A graphics display system
JPS62288984A (ja) ビデオ表示装置
NO301913B1 (no) Displaygeneratorkretser for personlig datamaskinsystem
CA1220293A (en) Raster scan digital display system
US5959638A (en) Method and apparatus for constructing a frame buffer with a fast copy means
EP0279225B1 (en) Reconfigurable counters for addressing in graphics display systems
EP0279227B1 (en) Raster display vector generator
US4616220A (en) Graphics display comparator for multiple bit plane graphics controller
EP0525986A2 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
JPS62502429A (ja) 映像表示装置
US5050102A (en) Apparatus for rapidly switching between output display frames using a shared frame gentification memory
US4626839A (en) Programmable video display generator
US5345252A (en) High speed cursor generation apparatus
US5699498A (en) Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format
JPH0443594B2 (ja)
EP0279231B1 (en) A graphics function controller for a high performance video display system
KR100228265B1 (ko) 고속데이타 처리시스템의 그래픽 처리 서브시스템
JPS6362750B2 (ja)
JPS61254981A (ja) マルチウインド表示制御装置
JPH077266B2 (ja) 表示制御装置