KR19980042031A - 가변 해상도 스크린 디스플레이 시스템 - Google Patents

가변 해상도 스크린 디스플레이 시스템 Download PDF

Info

Publication number
KR19980042031A
KR19980042031A KR1019970057602A KR19970057602A KR19980042031A KR 19980042031 A KR19980042031 A KR 19980042031A KR 1019970057602 A KR1019970057602 A KR 1019970057602A KR 19970057602 A KR19970057602 A KR 19970057602A KR 19980042031 A KR19980042031 A KR 19980042031A
Authority
KR
South Korea
Prior art keywords
pixel
window
display
osd
bit
Prior art date
Application number
KR1019970057602A
Other languages
English (en)
Inventor
제라르 쇼벨
제라드 벤바사
브라이언 체
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR19980042031A publication Critical patent/KR19980042031A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42653—Internal components of the client ; Characteristics thereof for processing graphics
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/42615—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific demultiplexing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/42623—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific decryption arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/439—Processing of audio elementary streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

본 발명은 디스플레이 스크린 상에 비트-맵(bit-map), 그래픽, 정지 비디오 화상, 동화상 비디오 화면 또는 배경을 동시에 표시하는 시스템을 개시하고 있다. 표시될 페이지를 포함하는 프레임 메모리는 바람직하게는 SDRAM에 위치한다. 디스플레이 제어기는 프레임 메모리를 블록 단위로 입력받고 그 데이터를 FIFO로 전달한다. OSD 디코더는 각각의 화소에 대하여 FIFO로부터 현재의 화소를 표시하는데 필요한 비트를 입력받는다. 화소당 비트수는 표시되는 동안 모드(mode)에 따라 변할 수 있다. 화소 선택기 및 제어기는 현재의 화소를 형성하기 위해 FIFO로부터의 데이터 비트를 선택한다.

Description

가변 해상도 스크린 디스플레이 시스템
본 발명은 가변 해상도 스크린 디스플레이 시스템에 관한 것이다.
현재의 OSD 시스템은 디지탈 텔레비전 셋-톱 박스(set-top box)와 관련된 것과 같은 고속 디지탈 비트 스트림(bit stream)을 성공적으로 처리하기 위해서 복수의 중앙 처리 장치(CPUs)를 사용할 수 있다. 각각의 이러한 CPU는 적어도 자체의 작동 메모리 공간을 필요로 한다. 이러한 시스템은 고가이고, 또한, 고가의 고속 메모리를 필요로 할 것이다.
본 발명의 OSD 보조-프로세서는 기존 OSD 시스템의 이러한 단점 및 기타 단점을 해결한 OSD 시스템에 사용하기 위한 것이다.
본 발명은 디스플레이 스크린 상에 비트-맵(bit-map), 그래픽, 정지 비디오 화상, 동화상 비디오 화면 또는 배경의 조합을 동시에 표시하는 OSD 시스템용으로 사용될 수 있는 OSD 보조-프로세서를 개시하고 있다. 표시될 페이지를 포함하는 프레임 메모리는 바람직하게는 SDRAM인 메부 메모리에 위치한다. OSD 보조-프로세서는 디스플레이 제어기, FIFO, 속성 메모리(attribute memory), 윈도우(window) 제어기, 디코더, 및 주사선 및 화소 카운터를 포함하고, 또한 주소 계산기를 포함할 수 있다. 디스플레이 제어기는 프레임 메모리를 블록 단위로 입력받고 그 데이터를 FIFO로 전달한다. 디코더는 각각의 화소에 대하여 FIFO로부터 현재의 화소를 표시하는데 필요한 비트를 입력받고, 화소당 비트수는 표시되는 동안 모드(mode)에 따라 변할 수 있다. 화소 선택기 및 제어기는 현재의 화소를 형성하기 위해 FIFO로부터의 데이터 비트를 선택한다.
도 1 은 디코딩에서 OSD 화면 표시까지의 데이터의 전체적인 흐름을 도시하는 본 발명의 OSD 보조- 프로세서를 사용하는 오디오/비디오 시스템의 하이 레벨 구조도.
도 2 는 본 발명의 OSD 보조-프로세서와 그의 연관 메모리 요구 조건의 표시 모드를 도시하는 도면.
도 3 은 본 발명의 OSD 보조-프로세서에 의해 생성되는 두개의 대표적인 OSD 화면을 도시하는 도면.
도 4 는 CPU가 그의 메모리 부분에서 위도우를 만드는 방법과 본 발명의 OSD 보조-프로세서에 의해 스크린 디스플레이 상에 표시되는 프레임 메모리에서 프레임을 만들기 위해 윈도우가 사용되는 방법을 도시하는 도면.
도 5 는 본 발명의 OSD 보조-프로세서와 선택된 상호 접속 상태의 하이 레벨 구조 블록도.
도 6 은 본 발명의 OSD 보조-프로세서가 두개의 중첩된 윈도우를 표시하는 방법을 설명하는 서로 다른 컬러 기법을 갖는 두개의 윈도우를 도시하는 도면.
도 7 은 프레임 메모리에서 도 6의 윈도우 부분이 저장되는 방법을 도시하는 도면.
도 8 은 도 5의 블록의 선택된 부분을 더욱 상세히 도시하는 도면.
도 9 는 본 발명의 윈도우 제어기 부분을 도시하는 도면.
도 10 은 본 발명의 OSD 보조-프로세서의 윈도우 제어기에서 사용되는 메모리 셀과 메모리 논리 부분을 도시하는 도면.
도 11-13 은 도 6 및 도 7에 도시된 윈도우 부분의 생성, 조립 및 표시를 도시하는 도면.
도 14a 는 도 6 및 도 7에 대한 타이밍과 같은 대표적인 윈도우 전이 타이밍을 도시하는 도면.
도 14b는 도 13에 대한 대표적인 화소 선택 및 멀티플렉서 타이밍을 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 텔레텍스트 데이터 디코딩
2 : OSD 화면 형성
3 : OSD 버퍼를 판독
4 : OSD 비디오 생성
본 발명은 OSD 시스템용 OSD 보조-프로세서를 제공한다. 도 1은 하나의 그러한 OSD 시스템을 도시한 것이다.
도 1은 OSD 화면을 디코딩하고 표시하는데 대한 전체적인 흐름을 도시한다. PSO 버퍼는 코딩된 화면, 예를 들어 OSD 화면 내에서 표시되어야 할 텔레텍스트(teletext) 데이터를 포함하고 있다. ARM CPU는 텔레텍스트 데이터를 디코딩하고(1) Bitblt 하드웨어 가속기를 사용하여 OSD 화면을 만든다(2). OSD 제어기는 OSD 버퍼를 판독하고 (3) MPEG 비디오와 혼합되는 OSD 비디오를 생성한다 (4).
두가지 색을 갖는 비트-맵 윈도우, 256 컬러 그래픽 윈도우, 데시메이션된(decimated) 동화상 비디오 화면 및 트루 컬러의 로고와 같은 서로 다른 모드들이 스크린 상에 동시에 표시될 수 있다. OSD 보조-프로세서는 서비스 정보를 표시하는데 필요한 메모리를 최소화한다. OSD는 가변 해상도를 갖는 비트 맵, 그래픽, 정지 비디오 화면 및 데시메이션된 동화상 비디오 화면과 같은 서로 다른 디스플레이 모드들을 혼합하기 위하여 새로운 하드웨어 윈도우 생성 기법을 사용한다.
도 2는 본 발명의 OSD 보조-프로세서에 의해 지원되는 다양한 디스플레이 모드를 도시하는 도면이다.
더욱 상세히 말하면, OSD 보조-프로세서는 다음과 같은 것을 지원한다.
1) 비트 맵에서는 프레임 버퍼가 표시되어야 할 각각의 화소의 컬러 코드를 포함하고 있다. 화소당 비트 수는 스크린 상에 표시될 수 있는 컬러의 수를 정의한다. 두 개의 컬러는 화소당 1-비트를 요구하고 256 컬러는 화소당 8-비트를 요구한다. 이 모드는 그래픽 및 텍스트를 표시하기 위해 사용된다. 컬러의 코드는 각각 8-비트를 갖는 세개의 컬러 성분을 포함하는 컬러 조사 테이블(CLUT)을 주소 지정한다.
2) 4:4:4 모드 그래픽 평면은 각각의 컬러 성분 R, G, B 또는 Y, Cr, Cb에 대하여 화소당 8-비트를 사용한다. 각각의 화소는 24-비트 (화소당 1600만 컬러)를 요구한다.
3) 4:2:2 모드에서는 채도 해상도가 수평적으로 2등분된다. 각각의 화소는 휘도 요소 Y를 갖고 있으며, 색차 요소 Cr 또는 Cb를 번갈아 갖고 있다. 이러한 모드는 비디오 정지 화상 또는 동화상에 사용된다. 각 화소는 16 비트를 필요로 한다.
4:2:0 모드에서는 채도 해상도가 수평 및 수직으로 2등분된다. 각 화소는 휘도 요소 Y를 갖고 있으며, 4개의 화소당 색차 요소 Cr 및 Cb를 갖고 있다. 이 모드는 MPEG 비디오 디코더에 의해 비디오 동화상을 저장하기 위해 필요한 메모리 크기에 사용된다. 각각의 화소는 12-비트를 필요로 한다. 채도 인터폴레이터(interpolator)는 4:2:2 출력 형식을 생성한다.
OSD 디스플레이에 대한 현재 기술
표 1은 동일한 스크린에서 실시간으로 여러 디스플레이 모드를 혼합할 수 없는 OSD 시스템의 상이한 디스플레이 모드에 대해 720 화소 × 576 주사선의 전체 스크린 화상을 저장하기 위해 요구되는 바이트 수를 도시하고 있다. 스크린의 한 부분이 256 색을 필요로 할 때, 스크린의 다른 부분은 단지 2 색상만을 필요로 하더라도 전체 스크린은 256 색상이어야 한다.
[표 1]
전체 스크린의 바이트 수
그러나, 본 발명의 OSD 보조-프로세서는 상술한 여러 모드를 동일한 스크린에서 동시에 디스플레이할 수 있다. 상이한 디스플레이 모드를 갖는 스크린의 각 부분의 크기, 위치 및 우선 순위 레벨을 완전히 프로그램할 수 있는 윈도우를 사용한다. 윈도우는 제한 없이 중첩될 수 있다. 각 윈도우의 특징은 SRAM에 저장된 속성 집합에 의해 정의된다. 이러한 속성들은 디스플레이 동안 실시간으로 메모리 주소를 계산하고 하드웨어 디스플레이 시스템을 제어하는데 사용된다.
[표 2]
도 3의 화상에 대한 OSD 화상 메모리 요구 사항의 예
도 3은 전형적인 OSD 화상을 도시한 것이다. 왼쪽 스크린은 전체 스크린 배경 색상위에 디스플레이된 서로 다른 특징의 5개의 OSD 윈도우를 포함하는데;
화소당 1비트를 필요로 하는 2개의 색상으로 된 360 화소 × 288 주사선의 비트맵 윈도우;
화소당 4비트를 필요로 하는 16000000개의 색상으로 된 90 화소 × 72 주사선의 비트맵 윈도우;
화소당 24비트를 이용하는 4:2:2 포맷의 180 화소 × 144 주사선의 정지 비디오 화상;
4:2:0 포맷의 180 화소 × 144 주사선의 MPEG 이동 비디오 윈도우를 포함하고 있다. MPEG 비디오 디코더는 전체 스크린 화상의 데시메이션(decimation)에 의해 윈도우 내용을 생성한다.
이러한 OSD 화상은 110 Kbytes의 메모리를 필요로 한다. OSD 보조-프로세서가 없는 경우 메모리는 최대 1.24 Meg bytes까지 가능하다.
오른쪽 스크린은 전체 스크린 영상 비디오용으로 디스플레이된 2개의 OSD 윈도우로 이루어지는 다른 화상을 도시하고 있다. 화소당 1비트를 필요로 하는 2개의 색상으로 된 540 화소 × 504 주사선의 비트맵 윈도우로서 배경 색상은 동화상 비디오 위에 섞여 있는 비트맵 윈도우와, 화소당 4비트를 필요로 하는 16개의 색상으로 된 360 화소 × 144 주사선의 비트맵 윈도우가 그에 해당된다.
메모리 크기는 OSD 보조-프로세서가 없는 경우의 207 Kbyte에 비교해볼 때 OSD 보조-프로세서가 있는 경우 93 Kbyte에 불과하다.
디스플레이 흐름:
프레임 모드(도 4)에서, CPU와 프레임은 서로 다른 메모리 영역을 사용한다. CPU는 CPU 메모리로 윈도우를 분리하여 작성하고, 각 윈도우는 고유의 디스플레이 속성, 즉 디스플레이 모드 및 해상도를 갖는다. 새로운 디스플레이 화상은 OSD 디스플레이 제어기가 순차적으로 프레임을 판독하고 왼쪽 상단 코너로부터 오른쪽 하단 코너까지 한 주사선씩 디스플레이하는 방식으로 CPU가 윈도우 1 및 2의 각 세그먼트를 포함하지 않는 디스플레이 영역은 프레임 메모리에 설명되어 있지 않다. 윈도우 각 주사선이 전환될 때마다, 상응하는 모드로 윈도우를 디스플레이하기 위해 제어기는 동기되어(synchronously) 속성을 변화시킨다. 윈도우 1 및 2의 화소를 디스플레이하기 위한 비트 수는 서로 다를 수 있다.
OSD 보조-프로세서의 블럭도가 도 5에 도시되어 있다.
주사선 카운터 : 화소 및 주사선 카운터는 화소 클럭을 수신하고, 스크린 상의 화소 위치를 나타내는 X, Y 및 스크린 디스플레이를 제어하기 위해 동기 신호 Hsyn와 Vsyn를 생성한다.
윈도우 제어기 : 각 스크린에 디스플레이될 각 윈도우의 X 및 Y 위치를 저장한다. 제어기는 X, Y 위치를 비교하고 각 윈도우 변환 및 윈도우 개수를 표시한다.
주소 계산기 : 프레임 모드에서는 사용되지 않는다.
디스플레이 제어기 : 각 새로운 윈도우 전이마다 디스플레이 제어기는 속성 메모리로부터 새로운 속성을 읽는다. 제어기는 디스플레이 메모리를 위한 주소를 생성하고, 새로운 데이터타 블럭을 선입선출 메모리(FIFO)에 적재한다. 제어기는 현재 윈도우에 대한 속성을 디코더에 생성한다.
디코더 : 각 화소마다 디코더는 디스플레이될 현재 화소에 대한 비트 수를 선입선출 메모리(FIFO)로부터 끌어낸다. 화소 내의 데이타 비트를 변환(transform)시킨다.
윈도우 속성:
디스플레이 모드 : 데시메이션된(decimated) 비디오에 대해서는 공백 윈도우, 비트맵, YCrCb 4:4:4 그래픽 성분(component), YCrCb 4:2:2 CCIR 성분 및 배경색.
비트맵, YCrCb 4:4:4 또는 YCrCb 4:2:2를 동영상 및 공백 윈도우와의 혼합(blending)을 지원.
윈도우 모드와 색모드 혼합을 지원.
프로그램 가능한 256 엔트리의 색 참조 테이블(Color Look Up Table)을 제공.
프로그램 가능한 422 또는 444 디지탈 성분 포맷으로 동영상 또는 OSD와의 혼합을 출력.
동영상 또는 OSD와의 혼합을 온칩(on-chip) NTSC/PAL 엔코더로 제공.
각 하드웨어 윈도우는 다음 속성을 갖는다:
윈도우 위치 : 스크린 상에 각 짝수번째 화소 수평 위치; 데시메이션된 비디오의 윈도우도 짝수번째 비디오 주사선으로부터 시작하여야 한다.
윈도우 크기 : 2로부터 720 화소 폭(짝수값만 가짐)과 1 내지 576 주사선 윈도우 기저 주소.
데이타 포맷 : 비트맵, YCrCb 4:4:4, YCrCb 4:2:2 및 공백.
비트맵 해상도 : 화소당 1, 2, 4, 8 비트
비트맵과 YCrCb 4:4:4 윈도우에 대해서는 전 또는 반 해상도
비트맵 색팔레트 기저 주소
혼합 인에이블 플래그
4 또는 16 레벨 혼합
YCrCb 4:4:4와 YCrCb 4:2:2를 위한 투명 인에이블 플래그
출력 채널 제어
2개의 윈도우를 갖는 OSD의 예:
도 6은 두개의 겹치는 윈도우를 갖는 디스플레이의 예를 도시하고 있다. 배면의 윈도우(2)는 화소 당 16색의 비트맵이다. 각 화소는 색 코드를 정의하기 위해 프레임 메모리 내로 4비트를 필요로 한다. 상부의 윈도우(1)는 화소당 2색의 비트맵이다. 각 화소는 색 코드를 정의하기 위해 프레임 메모리 내로 1 비트를 필요로 한다. 윈도우(1)의 위치와 치수는 속성 X_10, X_11, Y_10, Y_11로 주어진다. 수평 방향 화소수는 X_11-X_10이다. 수직 방향 주사선 수는 Y_11-Y_10이다. 윈도우(2)는 마찬가지로 X_20, X_21, Y_20, Y_21이다.
디스플레이 제어기는 디스플레이 메모리(도 7)를 화소 ×_20, X_21을 포함하는 제 1 워드로부터 X_11, Y_11을 포함하는 최종 워드까지 순차적으로 액세스한다. 주사선 20의 세부사항은 도 7에 도시되어 있다. 주사선은 윈도우(2)의 화소로부터 시작하고, 윈도우(1)는 X_1에서부터 시작하고, Pa는 화소당 4비트의 윈도우(2)의 최종 화소이고, Pb는 윈도우(1)의 최소 화소이고 화소당 1비트를 사용한다. 윈도우(1)는 Pc에서 끝나고, 윈도우(1)은 Pd에서 다시 시작하여 X_21 화소 위치까지 간다.
동일한 워드가 윈도우(1)과 윈도우(2)의 화소를 포함한다. 디스플레이중에 윈도우 제어기는 Pa와 Pb간의 전이를 검출하고 선입선출 메모리(Fifo) 액세스 후에 데이타 처리 알고리즘을 제어한다.
화소 선택기 및 멀티플렉스:
화소 선택기 및 멀티플렉스(multiplex)는 도 5에 도시된 디코더 블럭의 입력이다. 선입선출 메모리(FIfo)의 출력과 디스플레이 제어기로부터의 윈도우 속성과 제어 신호를 받는다. 기본 기능은 프레임 메모리에 저장되는 데이타를 화소로 변환시키는 것이다. 비트 맵 디스플레이(도 8)의 경우 출력, Pixel_Mux[7:0]은 CLUT(Color Look Up Table : 색참조 테이블)의 주소이다. 그래픽이나 정지 영상에 대해 출력은 색 성분이다. Pixel_Mux[7:0] 출력은 선입선출 메모리(Fifo)로부터의 비트화 속성 메모리로부터의 비트에 의해 생성된다.
화소 선택기:
Fifo 출력 F[31:0]로부터 32-비트 데이터를 수신한다. 제 1 스테이지는 하나의 클럭 샘플에 의해 지연된 5개의 바이트들 F[31:24], F[23:16], F[15:8],F[7:0] 및 F[6:0] 중에서 하나를 선택한다. 제 2 단계는 0 내지 7 위치(position) 만큼 15-비트 입력 데이터를 오른쪽으로 이동시키는 하프 배럴 쉬프터(half barrel shifter)이다. 상기 배럴 쉬프터의 출력은 Bs[0]에서 표시되는 화소 코드의 최하위 비트(LSB)의 위치를 정한다. 화소 카운터(pixel counter)는 멀티플렉서(multiplexor) 및 배럴 쉬프터에 제어 신호를 제어한다. 합성 구동 신호 a는 바이트 선택에 있어서 제어 Mux_S[1:0]의 효과를 도시하며, 합성 구동 신호 b는 Bs_S[2:0]의 기능에 의한 배럴 쉬프터의 출력을 도시한다. 합성 구동 신호 c는 표 2a와 표 2b를 결합하고, 5_비트 화소 카운터의 기능에 있어서 배럴 쉬프터 출력에서 선택된 Fifo의 비트를 도시한다.
멀티플렉서:
배럴 쉬프터로부터 데이터 Bs[7:0]를 수신하고, 속성 레지스터(attribute register)로부터 베이스[7:0]를 수신한다. 이는 표 2d에서 도시된 바와 같이 속성 레지스터로부터 들어오는 4개의 제어 비트와, 디스플레이 제어기(display controller)로부터의 커서 및 디폴트 신호들에 의해 제어된다.
[표 2a, 2b, 2d]
표 2a, 2b, 및 2d : 화소 선택기 및 멀티플렉스 제어
[표 2c]
표 2c : 화소 선택기 제어표
디폴트 : 활동(active) Pm[7:0]이 디스플레이 제어기의 범용 제어 레지스터에 의해 제공되는 8-비트 디폴트 색(color)과 동등한(equal) 경우. Fifo로부터 어떤 데이터도 판독되지 않는다.
커서 : 활동 Pm[7:0]이 디스플레이 제어기의 범용 제어 레지스터에 의해 제공되는 8-비트 커서 색과 동등한 경우. Fifo로부터 어떤 데이터도 판독되지 않는다.
Bp[3:0]=0000 : 현재의 윈도우(window)는 비어있고(empty) 화소당 또는 색 구성 성분당 0_비트를 포함한다. Pm[7:0]은 속성 레지스터로 저장되는 베이스[7:0]과 동등하다. 비트-맵 모드(bit-map mode)에 있어서, 베이스[7:0]는 배경 색으로 CLUT의 256개의 색 중에서 하나를 선택한다.
Bp[3:0]=0001 : 현재의 윈도우는 화소당 또는 색 구성 성분당 1_비트를 포함한다. Pm[7:0]은 배럴 쉬프터로부터의 Bs[0]과 연결된 베이스[7:1]와 동등하다. 비트-맵 모드에 있어서, 베이스[7:1]는 256개 색의 CLUT에서의 2가지 색 세트로 된 베이스 주소(base address)이다.
Bp[3:0]=0011 : 현재의 윈도우는 화소당 또는 색 구성 성분당 2_비트를 포함한다. Pm[7:0]은 배럴 쉬프터로부터의 Bs[1:0]과 연결된 베이스[7:1]와 동등하다. 비트-맵 모드에 있어서, 베이스[7:2]는 256개 색의 CLUT에서의 4가지 색 세트로 된 베이스 주소(base address)이다.
Bp[3:0]=0111 : 현재의 윈도우는 화소당 또는 색 구성 성분당 4_비트를 포함한다. Pm[7:0]은 배럴 쉬프터로부터의 Bs[3:0]과 연결된 베이스[7:4]와 동등하다. 비트-맵 모드에 있어서, 베이스[7:4]는 256개 색의 CLUT에서의 16가지 색 세트로 된 베이스 주소(base address)이다.
Bp[3:0]=1111 : 현재의 윈도우는 화소당 또는 색 구성 성분당 2_비트를 포함한다. Pm[7:0]은 배럴 쉬프터로부터의 베이스[7:1]와 동등하다. 비트-맵 모드에 있어서 256개 색의 CLUT가 사용된다.
화소 카운터:
Bs_S[2:0]와 연결된 화소 선택기 Mux_S[1:0]에 대한 제어를 제공한다. 프레임(Frame) 각각의 개시에 있어서 화소 카운터가 재설정된다. 이는 현재 윈도우의 속성에 따라서 0, 1, 2, 4, 또는 8 만큼 감소한다. 주소 클럭 신호(address clock signal)는 카운터가 영과 교차(cross)할 때 생성된다.
메모리 주소 생성기(memory address generator):
이것은 Fifo에 대한 판독 수조(read address)를 생성한다. 화소 카운터에 의해 생성된 각각의 주소 클럭 신호, 신규 32-비트 워드(word) F[31:0]는 화소 선택기로 전달된다.
속성 메모리 및 레지스터:
속성 메모리는 현재 윈도우 동안 디스플레이되는 윈도우의 속성들을 포함한다. 화소 선택기 및 멀티플렉스를 제어하는 속성들은
디스플레이 모드 : 비트-맵, 그래픽, 정지 비디오 또는 공백(empty);
화소당 또는 색 구성 성분 당 비트의 수, 및
비트-맵 CLUT 베이스 주소 등이다.
속성 레지스터는 현재 윈도우의 속성을 포함한다. 윈도우가 바뀔 때 속성 클럭은 속성 메모리의 내용(contents)을 상기 레지스터로 전송한다.
윈도우 제어기:
윈도우 제어기는 목록 주소 지정 가능(content addressable) 메모리 CAM, 플립-플롭 및 우선권 인코더로 구성되어 있다. CAM은 현재 프레임상에 디스플레이되는 윈도우의 위치 및 크기(position and size)에 관한 속성들을 포함한다. 도 9는 32개 워드 CAM을 도시한다. 각 윈도우는 수평적으로는 제 1 화소 및 마지막 화소의 좌표, 수직적으로는 제 1 열 및 마지막 열의 좌표를 나타내는 4개의 워드를 필요로 한다. 32_워드 CAM은 8개의 윈도우를 지원한다(support).
CAM은 X 및 Y에 대하여 화소 및 열 카운터의 값을 각각 비교한다. Y 카운터가 값 Yn0과 일치하는 경우, 신규 윈도우는 수직으로(vertically) 시작되고, 대응하는 RS 플립-플롭이 Wn_Y=1로 설정된다. Y 카운터가 값 Yn1과 일치하는 경우, 대응 윈도우는 수직으로 종료하며, RS 플립플롭 Wn_Y는 재설정된다. 상기 공정은 수평으로 동일하게 수행된다. Wn_Y 및 Wn_X는 X, Y 카운터가 활동 윈도우로 들어가는(is into an active window)것을 나타내도록 결합된다. 인덱스(indices) n은 윈도우의 수를 나타낸다. 여러개의 윈도우들은 중첩될 수 있고, 우선권 인코더는 스크린 상에서의 디스플레이 순서를 나타낸다. 인덱스 n=0은 항상 상부에 위치해야 하는 커서에 대응한다. 우선권 인코더의 출력은 히트(hit) 및 OSD_W이고, 히트는 속성 클럭 및 활성 윈도우에 대응하는 주소인 OSD_W를 생성한다.
CAM 셀(cell)은 도 10에서 상세하게 도시된다. 상기 셀은 2개의 부분, 6 트랜지스터 RAM 셀 및 4 트랜지스터 비교기(camparator)를 포함한다. CPU는 윈도우의 위치에 대한 속성을 가진 CAM의 내용을 로드(load)하며, 메모리 모드가 선택된다. 열 카운터 Y 및 화소 카운터 X는 CAM의 모든 Yn 및 Xn의 내용들에 비교된다. X 또는 Y가 하나 또는 여러개의 값들과 동등할 때, 대응하는 매치 열(match lines)들은 플립-플롭을 설정 또는 재설정하도록 활성 상태로 된다.
화소 생성의 예:
도 11, 12, 및 13은 도 6 및 도 7에 나타난 디스플레이 및 프레임 메모리의 생성에 대응되는 도면이다.
도 11에서, 윈도우 1의 화소 Px는 32_비트 워드 m으로 선택된다. 화소 카운터는 각각의 액세스마다 하나씩 감소한다. 화소 선택기는 Px를 출력 Bs[0]에 위치시킨다. 화소 멀티플렉스는 베이스[7:1]를 선택하고, 출력 화소_Mux[7:0]를 형성하기 위하여 Px로 연결된다. 비트-맵 모드에 있어서, 화소_Mux[7:0]는 CLUT 중에서 두가지 색을 선택한다. 베이스[7:1]는 CLUT의 베이스 주소이다.
도 12는 비트-맵 모드내에서 화소당 4_비트를 사용하는 윈도우 2에 대한 화소 Px의 생성을 도시한 것이다. 화소 선택기는 출력 Bs[3:0]에 Px를 위치시킨다. 상기 화소 멀티플렉스는 베이스[7:4]를 선택하고, CLUT에서 16가지 색 중의 하나를 선택하는 출력 화소_Mux[7:0]를 형성하기 위한 Bs[3:0]과 연결된다. 베이스[7:4]는 CLUT의 베이스 주소이다. 16색으로 된 16CLUT는 윈도우 속성과 함께 선택될 수 있다.
도 13은 Pn+1이 자신의 2개의 최상위 비트(msb bits)를 워드 m+1로서, 2개의 최하위 비트(msb bits)를 워드 m+2로서 가지는 윈도우 2의 구체적인 경우를 도시하고 있다. 워드 m+2는 현재 fifo의 출력에서 선택되며, 워드 m+1의 7개의 최하위 비트는 7_비트 레지스터 F-1[6:0]에서 유지된다(maintained). 화소 선택기는 Bs[3:0]을 생성하기 위하여 F[31:30]과 연결된 F-1[1:0]을 취한다. 대응 타이밍(timing)은 도 14b에 도시되어 있다. Pn+1 화소 카운터는 30과 동일하다. 배럴 쉬프터 출력은 F[31:30]과 연결된 F-1[5:0]을 생성한다. 현재 fifo 주소는 워드 m+2이고, 화소_Mux 출력은 베이스[7:4] F-1[1:0] [31:30]이다. 화소 Pn+2에서 화소 카운터는 4만큼 감소하고, 화소 선택기는 워드 m+2의 다음 4_비트를 선택한다.
윈도우 전이(window transition):
도 6에서 윈도우 1은 윈도우 2의 상부에 있다. 윈도우 제어기의 CAM은 윈도우 2의 상부에 위치하는 윈도우 1로 로드(load)된다. 상부에 디스플레이되는 윈도우는 보다 낮은 인덱스를 가진다. 화소 Pa는 프레임 메모리로 들어가는 윈도우 부분의 마지막 화소이고, 다음 비트들은 윈도우 1의 색에 대한 코드를 포함하며, 이것의 첫번째 비트는 Pa이다. 동일 열 윈도우 1이 Pc에서 종료하는 동안, 윈도우 2는 Pd에서 재개된다(restart). 상기 각각의 윈도우 전이는 레지스터(타이밍도 14a 참조)에 저장된 현재의 디스플레이 속성을 변화시키기 위하여 속성 클럭을 생성하는 윈도우 제어기에 의해 검출된다. Pa-1 및 Pa에서 화소 카운터는 각 화소에 대해 4만큼씩 감소하고, 속성 클럭 Bp[3:0] = 1 이후에는 각 화소에 대해 1만큼씩 카운터를 감소시킨다.
그래픽 및 정지 비디오 모드:
비트-맵 모드에 있어서, 프레임 메모리는 속성에 의존하는 색당(per color) 1, 2, 4, 및 8 비트의 색 코드를 포함한다. CLUT 색 베이스 속성을 가진 색 코드는 CLUT로부터 색을 선택한다. 상기 CLUT는 3개의 색 구성 성분, 루마(Luma)인 하나의 구성 성분과 크로마(Choroma)인 두 구성 성분을 포함하고 있다.
현재의 윈도우가 그래픽일 때, CLUT는 사용되지 않는다. 각각의 화소에는 프레임 메모리로부터 3개의 색상 구성 성분을 추출하기 위한 비트-맵 모드에서와 동일한 3개의 액세스가 있다. 한 화소 동안 3개의 액세스가 있다.
정지 비디오 화상(still vedeo picture)에서 CLUT는 사용되지 않는다. 정지 비디오는 크로마 대역폭을 감소시킨다. 각각의 화소에는, 프레임 메모리로부터 각각의 화소에 대해 선택적으로 하나의 루마 구성 성분과 크로마 구성 성분을 추출하기 위한, 비트-맵 모드에서와 동일한 2개의 액세스가 있다.
상기 화상이 비어 있을 때(empty) 상기 모드는 각 화소단 0_비트를 가진 비트-맵이다. 이 모드는 MPEG 비디오 디코더로부터 들어오는 배경 색(background color) 또는 추출된(decimated) 동 화상 비디오를 가지는 윈도우를 생성하기 위하여 사용된다.
화소 선택기는 하드웨어가 다른 모드의 디스플레이를 혼합하도록 한다. 본 발명 개시의 목적은 화소 선택기와 멀티플렉스 하드웨어, 자신의 제어, 윈도우 제어기, 윈도우 속성 생성기 및 다른 해법에 있어서의 다른 디스플레이 모드들 내에서 프레임 메모리로부터 화소_Mux 출력으로의 데이터 흐름을 보호하기 위한 것이다.
프레임 메모리는 현재 표시되는 화면의 설명을 포함하고 있다. 설명은 윈도우 n의 첫번째 상부 좌측 모서리에서 시작하여 윈도우 m의 마지막 차부 우측 모서리까지 순차적으로 행해진다. 단지 활성 윈도우만이 설명될 필요가 있으며, 전체 스크린, 배경 컬러 또는 동화상 비디오가 설명될 필요는 없다.
설명은 화소 마다 행해지고, 하나의 화소를 설명하는 비트 수는 각각의 윈도우에 대하여 변할 수 있다.
윈도우 전이의 각각은 CAM에 저장되는 위치의 속성에 의해 표시된다. 윈도우 제어기는 표시 중에 실시간으로 대응하는 윈도우의 속성을 선택한다.
화소 선택기는 표시되어야 할 현재 화면에 대응하는 비트 수를 선택한다.
8-비트 화소출력을 형성하는 보수 비트는 프레임으로부터 선택된 데이터의 연결과 속성 메모리로부터의 윈도우 손성에 의해 얻어진다.
현재의 윈도우가 비트-맵이면, 화소-멀티플렉서 출력은 CLUT의 컬러를 선택한다. CLUT는 3 컬러 성분을 포함하고 있다.
만일 현재 윈도우가 그래픽이면, CLUT는 사용되지 않는다. 각각의 화소에는 프레임 메모리로부터 세 개의 컬러 성분을 추출하기 위해 비트-맵 모드와 동일한 세 개의 액세스가 있다. 루마가 각각의 화소로부터 추출되고 크로마 성분 Cr 및 Cb가 선택적으로 각각의 화소로부터 추출된다.
화면이 비어 있으면, 모드는 화소당 0-비트를 갖는 비트-맵이다. 이 모드는 배경 컬러 또는 MPEG 비디오 디코더로부터 나오는 데시메이션된 동화상 비디오 화면을 갖는 윈도우를 생성하는데 사용된다.

Claims (2)

  1. FIFO,
    상기 FIFO로 연결된 디코더,
    상기 FIFO 및 디코더로 연결된 디스플레이 제어기,
    상기 디스플레이 제어기로 연결된 윈도우 제어기,
    상기 윈도우 제어기로 연결된 주사선 및 화소 카운터, 및
    상기 디스플레이 제어기로 연결된 속성 메모리를 포함하는 스크린 디스플레이 보조-프로세서.
  2. 윈도우 위치 및 크기에 해당하는 데이터를 기억하고, 화소 및 주사선 카운터 데이터를 상기 데이터와 비교하기 위한 목록 주소 지정 가능 메모리(content addressable memory),
    상기 메모리로 연결되어 있으며, 윈도우가 활성인지 아닌지의 여부를 표시하기 위한 한 개 이상의 플립-플롭(flip-flop), 및
    상기 플립-플롭으로 연결되어 있으며, 임의의 활성 윈도우의 표시 순서를 선택하기 위한 우선권 인코더를 포함하는 윈도우 제어기.
KR1019970057602A 1996-11-01 1997-11-01 가변 해상도 스크린 디스플레이 시스템 KR19980042031A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3010796P 1996-11-01 1996-11-01
US60/030,107 1996-11-01

Publications (1)

Publication Number Publication Date
KR19980042031A true KR19980042031A (ko) 1998-08-17

Family

ID=21852549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057602A KR19980042031A (ko) 1996-11-01 1997-11-01 가변 해상도 스크린 디스플레이 시스템

Country Status (4)

Country Link
EP (1) EP0840276B1 (ko)
JP (1) JPH10187126A (ko)
KR (1) KR19980042031A (ko)
DE (1) DE69716376T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779767B1 (ko) * 2002-11-25 2007-11-27 가시오게산키 가부시키가이샤 화상신호 생성유닛, 디지털 카메라, 및 화상신호 생성방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446774B1 (en) 1998-11-09 2008-11-04 Broadcom Corporation Video and graphics system with an integrated system bridge controller
US6798420B1 (en) 1998-11-09 2004-09-28 Broadcom Corporation Video and graphics system with a single-port RAM
US6661422B1 (en) 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6573905B1 (en) 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
US6744472B1 (en) 1998-11-09 2004-06-01 Broadcom Corporation Graphics display system with video synchronization feature
US6636222B1 (en) 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US6768774B1 (en) 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US6853385B1 (en) 1999-11-09 2005-02-08 Broadcom Corporation Video, audio and graphics decode, composite and display system
WO2001024518A1 (en) 1999-09-25 2001-04-05 Koninklijke Philips Electronics N.V. User interface generation
US6538656B1 (en) 1999-11-09 2003-03-25 Broadcom Corporation Video and graphics system with a data transport processor
US9668011B2 (en) 2001-02-05 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Single chip set-top box system
US8913667B2 (en) 1999-11-09 2014-12-16 Broadcom Corporation Video decoding system having a programmable variable-length decoder
JP4843872B2 (ja) 2001-07-03 2011-12-21 船井電機株式会社 テレビジョン受信装置
US7667710B2 (en) 2003-04-25 2010-02-23 Broadcom Corporation Graphics display system with line buffer control scheme
EP1661396A2 (en) * 2003-08-08 2006-05-31 Maven Networks, Inc. System and method of integrating video content with interactive elements
US8063916B2 (en) * 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
KR100597406B1 (ko) 2004-06-29 2006-07-06 삼성전자주식회사 Ｏｓｄ 화면 상에서 애니메이션이 진행되는 동안 실시간키입력이 가능한 셋탑박스 및 ｏｓｄ 데이터 출력 방법
CN106534939B (zh) * 2016-10-09 2019-07-05 北京金山安全软件有限公司 一种多视频预览方法、装置及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8508668D0 (en) * 1985-04-03 1985-05-09 British Telecomm Video display apparatus
FR2610160B1 (fr) * 1987-01-27 1989-03-24 Radiotechnique Compelec Dispositif synthetiseur d'images
JPS6414678A (en) * 1987-02-27 1989-01-18 Kiyapuran Saibaneteitsukusu Co Cpmputer graphic system
DE69020753T2 (de) * 1989-02-24 1996-03-14 Ibm Farbfernsehbildfenster für ein Videoanzeigegerät.
WO1991018353A1 (en) * 1990-05-14 1991-11-28 Chips And Technologies, Inc. Display list processor for terminal controller
EP0601647B1 (en) * 1992-12-11 1997-04-09 Koninklijke Philips Electronics N.V. System for combining multiple-format multiple-source video signals
CA2109681C (en) * 1993-03-10 1998-08-25 Donald Edgar Blahut Method and apparatus for the coding and display of overlapping windows with transparency
US5604514A (en) * 1994-01-03 1997-02-18 International Business Machines Corporation Personal computer with combined graphics/image display system having pixel mode frame buffer interpretation
US5703622A (en) * 1995-01-30 1997-12-30 International Business Machines Corporation Method for identifying video pixel data format in a mixed format data stream
US5808630A (en) * 1995-11-03 1998-09-15 Sierra Semiconductor Corporation Split video architecture for personal computers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779767B1 (ko) * 2002-11-25 2007-11-27 가시오게산키 가부시키가이샤 화상신호 생성유닛, 디지털 카메라, 및 화상신호 생성방법

Also Published As

Publication number Publication date
DE69716376D1 (de) 2002-11-21
JPH10187126A (ja) 1998-07-14
DE69716376T2 (de) 2003-06-05
EP0840276A3 (en) 1999-06-23
EP0840276A2 (en) 1998-05-06
EP0840276B1 (en) 2002-10-16

Similar Documents

Publication Publication Date Title
US6452641B1 (en) Method and apparatus for providing and on-screen display with variable resolution capability
KR19980042031A (ko) 가변 해상도 스크린 디스플레이 시스템
US6259487B1 (en) Method and apparatus for enabling a user to access data network applications from a television system
US5805173A (en) System and method for capturing and transferring selected portions of a video stream in a computer system
JP2656737B2 (ja) ビデオ情報を処理するためのデータ処理装置
US6466220B1 (en) Graphics engine architecture
EP0840277A2 (en) Window processing in an on screen display system
JP3818662B2 (ja) 単一のフレームバッファを有する画像処理システム
US5577203A (en) Video processing methods
US8176500B2 (en) Closing a video stream object
US5808630A (en) Split video architecture for personal computers
US5963192A (en) Apparatus and method for flicker reduction and over/underscan
US5557302A (en) Method and apparatus for displaying video data on a computer display
US8723891B2 (en) System and method for efficiently processing digital video
JPH10504113A (ja) ビデオウィンドウのための可変ピクセルデプスおよびフォーマット
US20110273476A1 (en) Low Resolution Graphics Mode Support Using Window Descriptors
EP0840505A2 (en) System to multiplex and blend graphics OSD and motion video pictures for digital television
US5010406A (en) Apparatus for receiving character multiplex broadcasting
US6552750B1 (en) Apparatus for improving the presentation of graphics data on a television display
US7164431B1 (en) System and method for mixing graphics and text in an on-screen display application
US7893943B1 (en) Systems and methods for converting a pixel rate of an incoming digital image frame
JPH07262367A (ja) デジタル画像信号処理装置および方法
JP3014935B2 (ja) 飛越走査方式のオンスクリーンディスプレー回路
KR100281509B1 (ko) 디지탈 온스크린 디스플레이 블렌딩 방법
JP3935959B2 (ja) Ｏｓｄヘッダとｏｓｄデータを有するオンスクリーン表示ビットストリームを構成する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application