JPS6362750B2 - - Google Patents
Info
- Publication number
- JPS6362750B2 JPS6362750B2 JP54155677A JP15567779A JPS6362750B2 JP S6362750 B2 JPS6362750 B2 JP S6362750B2 JP 54155677 A JP54155677 A JP 54155677A JP 15567779 A JP15567779 A JP 15567779A JP S6362750 B2 JPS6362750 B2 JP S6362750B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- pixel
- signal
- graphic
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 25
- 239000003086 colorant Substances 0.000 claims 1
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Description
本発明はラスタ走査形グラフイツクデイスプレ
イに係り、特に面図形や水平直線の高速な表示に
好適なメモリ書き込み機能を備えたラスタ走査形
グラフイツクデイスプレイ装置に関する。 グラフイツクデイスプレイ装置には、用いる陰
極線管（CRT）により、ストレージ形、ランダ
ムストローク・リフレツシユ形、ラスタ走査（リ
フレツシユ）形等の幾つかのタイプがある。この
うちラスタ走査形CRTを用いたグラフイツクデ
イスプレイは、 (1) 高輝度でカラー化が容易である。 (2) 面図形、画像図形の表示が可能である。 (3) 一般TVと同様技術のため特別の制御回路が
少なくて済み安価である。 等の利点があり、今後広く用いられるものと予測
されている。 このラスタ走査形グラフイツクデイスプレイ装
置の基本的な構成を第１図に示す。グラフイツク
デイスプレイ装置１０は、外部情報源であるホス
ト計算機１から与えられる図形を表示するための
指令（直線、円、面等のコマンド）に基づいた動
作を行う。即ち、直線、円、面等のコマンドは、
図形発生装置２で解釈され、CRT画面の表示位
置ドツトに分解されて画像制御部３１を介してメ
モリ３２Ｒ，３２Ｇ，３８Ｂに書き込まれ、ラス
タ走査形CRTに対応図形が表示される。より詳
しく言うならば、ラスタ走査形グラフイツクデイ
スプレイ装置においては、CRT画面を微細な、
通常横512×縦512ドツト程度の絵素（Picture
Element―以後Pixelと略す）に分解して、各
Pixelの輝度情報あるいはカラー情報を記憶する
メモリ３２Ｒ，３２Ｇ，３２Ｂが必要となる。そ
してメモリの記憶情報は、画像制御部３１により
ラスタ走査形CRT４のリフレツシユ表示のため
に毎秒30〜60回の割合で読出され、CRT４に与
えられる。一方、ホスト計算機１からの図形コマ
ンドは、図形発生装置２によりコマンドが解読さ
れて、そのコマンドに対応する図形信号を発生
し、各Pixel毎のアドレスが次々と発生されて画
像制御部３１を介してメモリ３２Ｒ，３２Ｇ，３
２Ｂに書き込まれる。メモリ３２Ｒ，３２Ｇ，３
２ＢとPixelの概念を示しているのが第２図であ
る。 以上のごとく従来技術では、メモリ３２Ｒ，３
２Ｇ，３２Ｂに対し、一時に書き込めるのは一つ
のPixelだけである。なお、イメージ処理の分野
では、例えば各光の波長毎に地球の写真を撮り、
この光の各バンド毎の像を重ね合せてCRTに表
示する場合のために、画像メモリ装置３の特定の
カラーを指定して、そのカラーに関する指定され
た16ビツトの情報を書き込み／読み出しできる機
能を持つ例もある。しかし、いずれにしても従来
は、直線、円、面等の図形を表示するために
1Pixel毎に情報を書き込んでいた。そのため表示
速度、より正確に言えば図形発生速度が遅いとい
う欠点があつた。このことは、グラフイツクデイ
スプレイの長所である面図形の発生においては、
書込む絵素数が多くなり、特に時間を要する結果
となる。即ち線図形に対し、面図形は長さの２乗
で書き込むべきPixelが増加するためであり、面
図形の発生の高速化が大きな課題となつていた。 本発明の目的は、面図形や水平直線を高速に表
示するためのメモリ書き込み機能を備えた図形メ
モリ装置を有するラスタ走査形グラフイツクデイ
スプレイ装置を提供するにある。 本発明は、画像制御部３１内に表示すべきカラ
ー情報（図形信号）を保持するカラーレジスタ、
画面上のPixelの位置情報を保持する座標レジス
タ、及び座標レジスタで指定されるｎ（ｎ≧２）
Pixelの各々に対してカラー情報を書き込むか否
かを示すｎビツトの書込Pixelの指定レジスタを
設け、図形発生装置からこれらのレジスタに予め
値をセツトしてnPixel単位の書き込み起動をかけ
ると、図形メモリ装置では書込Pixel指定レジス
タの“１”がセツトされているビツトに対応する
Pixelにのみカラーレジスタの情報を書き込み、
“０”に対応するPixelのカラー情報は変化させな
いようにして、メモリにnPixelを一時に書き込め
るようにしたものである。 以下、本発明を具体的な実施例により詳細に説
明する。 本発明の基本的な構成は第１図に示すブロツク
図の通りであり、この点については上述した通り
である。また図示はしていないがデイスプレイ装
置に、キーボード、ライトペン、タブレツト、フ
ロツピー・デイスク、ハードコピー等の入出力機
器が接続される例が多いが、本発明と直接的な関
連はないので省略する。 図形発生装置２は、ホスト計算機１からの図形
コマンドを受けて、指定された図形を対応する一
点毎のPixelに展開してメモリ３２Ｒ，３２Ｇ，
３２Ｂに書き込むための信号出力処理を行うもの
で、通常は一般のマイクロコンピユータやミニコ
ンピユータが用いられる。特に高速化を図る場合
には、マイクロコンピユータやミニコンピユータ
の制御下に、特殊プロセツサや直線補間ハードウ
エアを設けた例もある。本実施例では、一般的な
語長16ビツトのマイクロコンピユータもしくはミ
ニコンピユータを用いるものとする。 画像制御部３１は、図形発生装置２からの図形
信号をメモリモジユール３２Ｒ，Ｇ，Ｂに書き込
むための制御、及びラスタ走査形CRT４の表示
タイミングに合わせてメモリモジユール３２Ｒ，
Ｇ，ＢからPixelカラー情報（図形信号）を読み
出してビデオ信号に変換し信号線９を介して
CRT４に出力する。上記の図形発生装置２から
の書き込みとCRT４へのリフレツシユ表示のた
めの読み出しとは同時になされることはなく、そ
れらは時分割に制御が行われる。このような制御
を行なうため、画像制御部３１は、図形信号を受
付けてメモリへ書込むための制御を行なう書込み
データ制御回路３１０１と、書込みの制御と表示
のための読出しの制御とを時分割に制御するメモ
リ制御回路３１０２と、メモリから表示のために
読出された信号をCRTに出力するビデオ信号出
力回路３１０３と、上記３１０１〜３１０３の動
作に必要なタイミング信号を出力するタイミング
発生回路３１０４とで構成される。この画像制御
部３１の書込データ制御回路３１０１が本発明の
特徴となるべき改良された部分であり、この具体
的な構成については後述する。 さて、図形発生装置２がホスト計算機１から受
け取つて処理する図形コマンド例を第１表に示
す。この図形発生装置２での処理はプログラム処
理であり、画像制御部３１に対して必要な制御信
号と図形信号とを出力する。これらの信号は第２
表に示した種類の画像制御部内のレジスタ群にレ
ジストされる。
イに係り、特に面図形や水平直線の高速な表示に
好適なメモリ書き込み機能を備えたラスタ走査形
グラフイツクデイスプレイ装置に関する。 グラフイツクデイスプレイ装置には、用いる陰
極線管（CRT）により、ストレージ形、ランダ
ムストローク・リフレツシユ形、ラスタ走査（リ
フレツシユ）形等の幾つかのタイプがある。この
うちラスタ走査形CRTを用いたグラフイツクデ
イスプレイは、 (1) 高輝度でカラー化が容易である。 (2) 面図形、画像図形の表示が可能である。 (3) 一般TVと同様技術のため特別の制御回路が
少なくて済み安価である。 等の利点があり、今後広く用いられるものと予測
されている。 このラスタ走査形グラフイツクデイスプレイ装
置の基本的な構成を第１図に示す。グラフイツク
デイスプレイ装置１０は、外部情報源であるホス
ト計算機１から与えられる図形を表示するための
指令（直線、円、面等のコマンド）に基づいた動
作を行う。即ち、直線、円、面等のコマンドは、
図形発生装置２で解釈され、CRT画面の表示位
置ドツトに分解されて画像制御部３１を介してメ
モリ３２Ｒ，３２Ｇ，３８Ｂに書き込まれ、ラス
タ走査形CRTに対応図形が表示される。より詳
しく言うならば、ラスタ走査形グラフイツクデイ
スプレイ装置においては、CRT画面を微細な、
通常横512×縦512ドツト程度の絵素（Picture
Element―以後Pixelと略す）に分解して、各
Pixelの輝度情報あるいはカラー情報を記憶する
メモリ３２Ｒ，３２Ｇ，３２Ｂが必要となる。そ
してメモリの記憶情報は、画像制御部３１により
ラスタ走査形CRT４のリフレツシユ表示のため
に毎秒30〜60回の割合で読出され、CRT４に与
えられる。一方、ホスト計算機１からの図形コマ
ンドは、図形発生装置２によりコマンドが解読さ
れて、そのコマンドに対応する図形信号を発生
し、各Pixel毎のアドレスが次々と発生されて画
像制御部３１を介してメモリ３２Ｒ，３２Ｇ，３
２Ｂに書き込まれる。メモリ３２Ｒ，３２Ｇ，３
２ＢとPixelの概念を示しているのが第２図であ
る。 以上のごとく従来技術では、メモリ３２Ｒ，３
２Ｇ，３２Ｂに対し、一時に書き込めるのは一つ
のPixelだけである。なお、イメージ処理の分野
では、例えば各光の波長毎に地球の写真を撮り、
この光の各バンド毎の像を重ね合せてCRTに表
示する場合のために、画像メモリ装置３の特定の
カラーを指定して、そのカラーに関する指定され
た16ビツトの情報を書き込み／読み出しできる機
能を持つ例もある。しかし、いずれにしても従来
は、直線、円、面等の図形を表示するために
1Pixel毎に情報を書き込んでいた。そのため表示
速度、より正確に言えば図形発生速度が遅いとい
う欠点があつた。このことは、グラフイツクデイ
スプレイの長所である面図形の発生においては、
書込む絵素数が多くなり、特に時間を要する結果
となる。即ち線図形に対し、面図形は長さの２乗
で書き込むべきPixelが増加するためであり、面
図形の発生の高速化が大きな課題となつていた。 本発明の目的は、面図形や水平直線を高速に表
示するためのメモリ書き込み機能を備えた図形メ
モリ装置を有するラスタ走査形グラフイツクデイ
スプレイ装置を提供するにある。 本発明は、画像制御部３１内に表示すべきカラ
ー情報（図形信号）を保持するカラーレジスタ、
画面上のPixelの位置情報を保持する座標レジス
タ、及び座標レジスタで指定されるｎ（ｎ≧２）
Pixelの各々に対してカラー情報を書き込むか否
かを示すｎビツトの書込Pixelの指定レジスタを
設け、図形発生装置からこれらのレジスタに予め
値をセツトしてnPixel単位の書き込み起動をかけ
ると、図形メモリ装置では書込Pixel指定レジス
タの“１”がセツトされているビツトに対応する
Pixelにのみカラーレジスタの情報を書き込み、
“０”に対応するPixelのカラー情報は変化させな
いようにして、メモリにnPixelを一時に書き込め
るようにしたものである。 以下、本発明を具体的な実施例により詳細に説
明する。 本発明の基本的な構成は第１図に示すブロツク
図の通りであり、この点については上述した通り
である。また図示はしていないがデイスプレイ装
置に、キーボード、ライトペン、タブレツト、フ
ロツピー・デイスク、ハードコピー等の入出力機
器が接続される例が多いが、本発明と直接的な関
連はないので省略する。 図形発生装置２は、ホスト計算機１からの図形
コマンドを受けて、指定された図形を対応する一
点毎のPixelに展開してメモリ３２Ｒ，３２Ｇ，
３２Ｂに書き込むための信号出力処理を行うもの
で、通常は一般のマイクロコンピユータやミニコ
ンピユータが用いられる。特に高速化を図る場合
には、マイクロコンピユータやミニコンピユータ
の制御下に、特殊プロセツサや直線補間ハードウ
エアを設けた例もある。本実施例では、一般的な
語長16ビツトのマイクロコンピユータもしくはミ
ニコンピユータを用いるものとする。 画像制御部３１は、図形発生装置２からの図形
信号をメモリモジユール３２Ｒ，Ｇ，Ｂに書き込
むための制御、及びラスタ走査形CRT４の表示
タイミングに合わせてメモリモジユール３２Ｒ，
Ｇ，ＢからPixelカラー情報（図形信号）を読み
出してビデオ信号に変換し信号線９を介して
CRT４に出力する。上記の図形発生装置２から
の書き込みとCRT４へのリフレツシユ表示のた
めの読み出しとは同時になされることはなく、そ
れらは時分割に制御が行われる。このような制御
を行なうため、画像制御部３１は、図形信号を受
付けてメモリへ書込むための制御を行なう書込み
データ制御回路３１０１と、書込みの制御と表示
のための読出しの制御とを時分割に制御するメモ
リ制御回路３１０２と、メモリから表示のために
読出された信号をCRTに出力するビデオ信号出
力回路３１０３と、上記３１０１〜３１０３の動
作に必要なタイミング信号を出力するタイミング
発生回路３１０４とで構成される。この画像制御
部３１の書込データ制御回路３１０１が本発明の
特徴となるべき改良された部分であり、この具体
的な構成については後述する。 さて、図形発生装置２がホスト計算機１から受
け取つて処理する図形コマンド例を第１表に示
す。この図形発生装置２での処理はプログラム処
理であり、画像制御部３１に対して必要な制御信
号と図形信号とを出力する。これらの信号は第２
表に示した種類の画像制御部内のレジスタ群にレ
ジストされる。
【表】
【表】
Claims (1)
- 【特許請求の範囲】 １ 外部情報源からの図形コマンドを解読し図形
表示の最小単位に分解した図形信号およびメモリ
への書込みのための制御信号を出力する図形発生
装置と、該発生装置からの信号を内部データレジ
スタに受取り、表示タイミング以外のタイミング
に指示される書込みタイミングに前記図形信号を
メモリに書込む制御を行なうと共に、前記表示タ
イミングに該メモリに書込まれた図形信号を陰極
線管に読出す制御を行なう画像制御部と、３原色
のカラー毎にｎ絵素（ｎ≧２）並列に書込可能な
メモリ素子を有する前記メモリと、前記画像制御
部によつて前記メモリから読出された前記図形信
号を表示するラスタ走査形の前記陰極線管とを有
するグラフイツクデイスプレイ装置において、ｎ
絵素同時書込みにおける各絵素のどの絵素に書込
むのか指定する書込絵素指定信号および書込絵素
のカラー指定信号を設け、指定カラーの各メモリ
素子に書込むよう制御するメモリを設けたことを
特徴とするグラフイツクデイスプレイ装置。 ２ 特許請求の範囲第１項において前記図形発生
装置からの前記制御信号にｎ絵素同時書込みのモ
ードか１絵素書込みのモードかを指示するモード
信号と、ｎ絵素同時書込みにおける各絵素のどの
絵素に書込むのか指定する書込絵素指定信号およ
び書込絵素のカラー指定信号を設け、前記モード
信号が同時書込みを指示している時、前記書込絵
素指定信号および前記書込絵素カラー指定信号に
応じて各メモリ素子に書込むよう制御するメモリ
を設けたことを特徴とするグラフイツクデイスプ
レイ装置。 ３ 特許請求の範囲第１項において、前記図形発
生装置からの前記制御信号にｎ絵素同時書込みの
モードか１絵素書込みのモードかを指示するモー
ド信号と、ｎ絵素同時書込みにおける各絵素のど
の絵素に書込むのか指定する書込絵素指定データ
および書込絵素のカラー指定データをレジストす
るレジスタを設け、前記メモリには該レジストさ
れた該モード信号が同時書込を指示している時、
該レジストされた書込絵素指定データおよび書込
絵素のカラー指定データに応じて前記図形信号を
前記書込タイミングに同期して各メモリ素子に書
込むよう制御する画像書込制御部を設けたことを
特徴とするグラフイツクデイスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15567779A JPS5678881A (en) | 1979-12-03 | 1979-12-03 | Graphic display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15567779A JPS5678881A (en) | 1979-12-03 | 1979-12-03 | Graphic display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5678881A JPS5678881A (en) | 1981-06-29 |
| JPS6362750B2 true JPS6362750B2 (ja) | 1988-12-05 |
Family
ID=15611155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15567779A Granted JPS5678881A (en) | 1979-12-03 | 1979-12-03 | Graphic display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5678881A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3587744T2 (de) * | 1984-07-23 | 1994-05-19 | Texas Instruments Inc | Steuerlogik für ein Videosystem mit einer Schaltung, welche die Zeilenadresse ausser Kraft setzt. |
| JPS6159484A (ja) * | 1984-08-31 | 1986-03-26 | 富士通株式会社 | セグメント制御方式 |
| JPS6250890A (ja) * | 1985-08-30 | 1987-03-05 | 富士通株式会社 | 文字制御方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329033A (en) * | 1976-08-31 | 1978-03-17 | Victor Co Of Japan Ltd | Display unit |
-
1979
- 1979-12-03 JP JP15567779A patent/JPS5678881A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329033A (en) * | 1976-08-31 | 1978-03-17 | Victor Co Of Japan Ltd | Display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5678881A (en) | 1981-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4303986A (en) | Data processing system and apparatus for color graphics display | |
| US4668947A (en) | Method and apparatus for generating cursors for a raster graphic display | |
| EP0201210B1 (en) | Video display system | |
| KR100328424B1 (ko) | 고속카피수단을갖는프레임버퍼를구성하기위한방법및장치 | |
| US5454076A (en) | Method and apparatus for simultaneously minimizing storage and maximizing total memory bandwidth for a repeating pattern | |
| US4706074A (en) | Cursor circuit for a dual port memory | |
| US4093996A (en) | Cursor for an on-the-fly digital television display having an intermediate buffer and a refresh buffer | |
| US4747042A (en) | Display control system | |
| JP2909510B2 (ja) | アドレス発生器および走査方法 | |
| EP0525986A2 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPH02228782A (ja) | 図形情報を処理する装置 | |
| JPS6362750B2 (ja) | ||
| JPS62502429A (ja) | 映像表示装置 | |
| JPS61290486A (ja) | 表示制御装置 | |
| JPS5935476B2 (ja) | 多端末表示制御装置に於けるハ−ドコピ−装置 | |
| JPH0213317B2 (ja) | ||
| JPH06301374A (ja) | 画像作成装置 | |
| JPS61254981A (ja) | マルチウインド表示制御装置 | |
| JPS63141462A (ja) | スキヤンコンバ−タ | |
| JPH0415689A (ja) | 画像表示回路 | |
| JPH07146932A (ja) | 画像表示装置 | |
| JPH06110434A (ja) | 文字表示装置 | |
| JPH01297698A (ja) | 表示画面合成回路 | |
| JPS5975285A (ja) | 表示画面分割制御方式 | |
| JP2001100723A (ja) | 画像表示データの生成方法 |