JP2001100723A - 画像表示データの生成方法 - Google Patents

Abstract

(57)【要約】 【課題】画像データの表示処理中であってもフレームバ
ッファへの描画処理を高速に行えるとともに、 システム
の高価格化の原因となるＶＲＡＭ及びＣＲＴコントロー
ラを必要としない画像表示システムを提供すること。 【解決手段】ＣＰＵ２は、水平同期信号データ、垂直同
期信号データ、 及び画像データを生成して、 該ＣＰＵの
メインメモリ３のアドレス空間に設定されたフレームバ
ッファ31に書き込むとともに、フレームバッファ31から
読み出したデータをＦＩＦＯメモリ４に書き込み、ＦＩ
ＦＯメモリ４はドットクロックに同期してＣＲＴ６に出
力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ラスタスキャン型
の表示装置に表示させるためのデータを生成する技術に
関するものである。

【０００２】

【従来の技術】ＣＰＵによって生成されフレームバッフ
ァに描画された画像データを、ＣＲＴディスプレイ等の
ラスタスキャン型表示装置に表示するために、従来より
ＣＲＴコントローラが汎用的に用いられている。これを
用いることにより、ＣＰＵの負担が軽減できるととも
に、高速処理が可能となる。ここで、従来よりある画像
表示システムの一例を図８、９を参照して説明する。Ｃ
ＰＵ100 には画像データを生成するためのデータ（例え
ば海図を表示する場合には海岸線データ）が入力されて
おり、ＣＰＵ100 はそれに基づいて表示装置に実際に表
示させる画像データを生成し、生成されたデータをフレ
ームバッファとしてのＶＲＡＭ120 に描画する。図８の
場合はＣＲＴコントローラを介してＶＲＡＭにアクセス
するが、図９の場合はＣＰＵが直接アクセスする。ＣＲ
Ｔコントローラ130 においては、１ピクセル分のデータ
を表示装置140 に出力するタイミングを示すドットクロ
ックに基づいて表示装置140 の規格に応じた水平／垂直
同期信号を生成するとともに、それに同期して画像デー
タをフレームバッファ120 より読み出し、水平／垂直同
期信号とともにカラーパレット150を介して表示装置140
に出力する。表示装置140 は、入力された画像データ
のカラー情報に基づいたドットを水平／垂直同期信号に
同期して表示する。このようにして１フレーム分の画像
データを一度フレームバッファに描画しておけば、その
画像データの読み出し及び同期信号の生成は、全てＣＲ
Ｔコントローラにより行われるため、その間はＣＰＵに
負担がかからず、ＣＰＵは他の処理を行うことができ
る。また、読み出し速度等がＣＰＵの能力に依存しない
ため、高性能なＣＰＵを使用しなくても高速に表示処理
を行うことが可能になる。

【０００３】

【発明が解決しようとする課題】上述したような従来技
術にあっては、ＣＰＵ及びＣＲＴコントローラの両方か
らアクセスできるようにフレームバッファとしてＶＲＡ
Ｍが使用されているが、ＣＲＴコントローラによって画
像データの読み出しが行われているときは、ＣＰＵによ
るフレームバッファへのアクセスは規制される。そのた
め、画像表示中に新たな画像データの描画を行う必要が
ある場合、高速に処理を行うことができない。また、フ
レームバッファとしてＶＲＡＭを必要とすると共に、画
像データの表示のために使用される水平／垂直同期信号
の生成及び画像データの読み出し処理に、ＣＲＴコント
ローラという特別なハードウエアを必要とするため、装
置の高価格化の原因となるという問題があった。

【０００４】そこで、本発明は、画像データの表示処理
中であってもフレームバッファへの描画処理を高速に行
えるとともに、 システムの高価格化の原因となるＶＲＡ
Ｍ及びＣＲＴコントローラを必要としない画像表示シス
テムを提供することを目的としてなされたものである。

【０００５】

【課題を解決するための手段】本発明では、ＣＰＵとメ
インメモリとＦＩＦＯメモリとを備えた制御装置によっ
て、ラスタスキャン型の表示装置に必要な水平同期信号
データ、垂直同期信号データ、 及び画像データを生成す
るための画像表示データ生成方法において、ＣＰＵは、
水平同期信号データ、垂直同期信号データ、 及び画像デ
ータを生成して、 該ＣＰＵのメインメモリのアドレス空
間に設定されたフレームバッファに書き込むとともに、
フレームバッファから読み出した水平同期信号データ、
垂直同期信号データ、 及び画像データをＦＩＦＯメモリ
に書き込み、ＦＩＦＯメモリは、ドットクロックに同期
して、ＦＩＦＯメモリに書き込まれた水平同期信号デー
タ、垂直同期信号データ、 及び画像データを表示装置に
出力するという手段を講じた。

【０００６】以上の手段を講じたことによって、ＣＰＵ
が従来のＣＲＴコントローラの機能を代行し、フレーム
バッファはメインメモリ上に設定されているのでＶＲＡ
Ｍは不要となったのである。

【０００７】

【発明の実施の形態】以下に、本発明にかかる画像表示
データ生成方法を、その実施の形態を示した図面に基づ
いて詳細に説明する。

【０００８】図１において、１は制御装置であり、２は
ＣＰＵ、３はそのアドレス空間に配置されたメインメモ
リ、４はＣＰＵ２に接続されたＦＩＦＯメモリ、５はＦ
ＩＦＯメモリ４から出力される画像データのカラー情報
を変換するカラーパレット、６はカラーパレット５から
出力される画像データを表示するラスタスキャン型の表
示装置としてのＣＲＴである。

【０００９】メインメモリ３には予めフレームバッファ
31としての領域が設定されている。このフレームバッフ
ァ31の画像データマップの１例を図２に示した。図２に
おいて、領域(11)は実際に表示される各ピクセルのデー
タが書き込まれている領域であり、領域(1) 、(5) 、
(9) 、(13)は水平同期信号データが書き込まれている領
域であり、領域(1) 、(2) 、(3) 、(4) は垂直同期信号
データが書き込まれている領域であり、領域(16)の最終
のアドレスにはリードアドレスリセットパルスデータが
書き込まれている領域である。画面の解像度を344 ドッ
ト×240 ラインとした場合には、フレームバッファ31は
455 バイト×262 の領域が設定されている。従ってこの
場合には、１ライン分の水平同期信号データの領域は22
バイト、１ライン分の左輝線消去期間を確保するための
領域(10)には50バイト、１ライン分の画像データが書き
込まれる領域(11)には344 バイト、１ライン分の右輝線
消去期間を確保するための領域(12)には39バイトがそれ
ぞれ設定されている。そして、はじめの８ライン分の領
域には垂直同期信号データが書き込まれ、次の11ライン
分の領域にはトップ輝線消去期間を確保するための11バ
イトが設定され、次の240 ライン分の領域には１フレー
ム分の画像データが書き込まれ、最後の3 ライン分の領
域にはボトム輝線消去期間を確保するための３バイトが
設定されている。ドットクロックを7.15909MHzとした場
合の例として、水平走査のタイミングは図３に示し、 垂
直走査のタイミングは図４に示した。これらの図に示し
たように、 例えば、各フレームの表示期間としては水平
方向が344 バイトであるので344 ドット即ち48.1μｓ、
垂直方向が240 ラインであるので15.26 μｓとなる。

【００１０】図５にＣＰＵとＦＩＦＯメモリの周りの要
部を示した。この図においては、１ピクセルの画像デー
タを、ＲＧＢの３ビットのカラー情報と、１ビットのＬ
／Ｄ（明暗）情報との４ビットで表した例であり、ＦＩ
ＦＯメモリのデータ入力側端子（ＣＳ，ＷＲ，ＷＲＥＳ
ＥＴ，ＩＮ０〜ＩＮ７）はＣＰＵと接続され、データ出
力側端子（ＯＵＴ０〜ＯＵＴ３，ＯＵＴ５，ＯＵＴ６）
は前記４ビットの画像データ（Ｒ，Ｇ，Ｂ，Ｌ／Ｄ）
と、水平同期信号データ（ＨＳＹＮＣ）と、垂直同期信
号データ（ＶＳＹＮＣ）として配線されている。また、
出力側端子（ＯＵＴ７）はリードアドレスリセット端子
（ＲＲＥＳＥＴ）に接続され、読み出しクロック端子
（ＲＤ）にはドットクロック信号が入力されている。

【００１１】従って、ドットクロックに同期して、ＦＩ
ＦＯメモリの画像データと水平／垂直同期信号が読み出
される。そして、各フレームの最後にはリードアドレス
リセットパルスデータが書き込まれているので、このデ
ータが出力側端子（ＯＵＴ７）から読み出されると、Ｆ
ＩＦＯメモリのリードアドレスがリセットされて、再び
最初のアドレスから読み出される。

【００１２】なお、図６には、１ピクセル当たりのビッ
ト数を７としてカラー解像度を高くする場合のＦＩＦＯ
メモリ４’回りの配線を示した。即ち、この場合には、
図５では１フレームの最後まで利用されない出力側端子
（ＯＵＴ７）を、図６ではタイミング判別ビットとして
利用することによって、出力側端子（ＯＵＴ４〜６）を
画像データと同期信号とで共用した。

【００１３】以上の構成の制御装置において、まず、Ｃ
ＰＵ２はＣＲＴ６の表示条件（例えば解像度）に基づい
てフレームバッファとして必要なメモリの大きさを計算
して、例えば図２に示したマップ図のような領域を、メ
インメモリ３内にフレームバッファ31として設定する。
次に、例えば、図２に示したように、始めの22バイトの
領域に水平同期信号データと垂直同期信号データとを生
成して書き込む。図５に示した例の場合には水平同期信
号データの第６ビットを立てることによって水平同期パ
ルスのタイミングを表し、第７ビットを立てることによ
って垂直同期パルスのタイミングを表す。そして、フレ
ームバッファの20ライン目の（22＋50＋１）バイト目か
らの領域(11)に、１ライン当たり344 バイト分のデータ
を書き込む。最後の領域(16)の最後のアドレスに書き込
むリードアドレスリセットパルスデータとして、第８ビ
ットを立てたデータを生成して書き込む。このようにし
て、フレームバッファ31に１フレーム分のデータを書き
込む。このようにしてフレームバッファ31に描画された
データは、ＦＩＦＯメモリ４に順次書き込まれる。ＦＩ
ＦＯメモリ４のデータは、ドットクロックに同期して読
み出されて、カラーパレット５に出力される。カラーパ
レット５においては、画像データのＲＧＢ情報は、カラ
ー信号に変換されて出力される。従って、ＣＲＴ６にお
いては、画像データのＬ／Ｄ（明暗）情報に基づいた明
るさで、ＲＧＢ情報に基づいた色のドットが、フレーム
バッファのアドレスに対応した画面上の位置に表示され
るのである。

【００１４】また、図７に示したように二組のＦＩＦＯ
メモリ４Ａ、４Ｂを並列接続して、ドットシフタ４Ｃを
備えてもよい。このように構成することによって、ＣＰ
Ｕの出力データバスが多い場合にも対応することが可能
になる。なお、以上の説明においては、ＣＲＴを用いた
表示装置を用いたが、ＲＧＢタイプであれば種別は問わ
ない。

【００１５】

【発明の効果】以上の構成によれば、ＣＰＵによってソ
フトウエア処理によって水平／垂直同期信号を生成する
とともに、画像データとともに水平／垂直同期信号もフ
レームバッファに書き込むので、ＣＲＴコントローラを
用いずにラスタスキャン型表示装置に用いる信号を生成
することが可能になった。また、フレームバッファをＣ
ＰＵのメインメモリのアドレス空間上に設定したので、
ＶＲＡＭを用いることなく高速な画像表示が可能となっ
た。また、フレームバッファから読み出されたデータは
ＦＩＦＯメモリに書き込まれ、ＦＩＦＯメモリから読み
出したデータによって表示が行われるので、表示処理が
ＣＰＵの性能に依存することなく高速に行うことができ
る。フレームバッファへの画像データの描画及びＦＩＦ
Ｏメモリへの書き込みは、表示処理とは完全に非同期に
行えるため、表示データの書き換え処理を高速に行うこ
とができ、且つ、ＣＰＵの動作を妨げることもない。ま
た、ＦＩＦＯメモリの容量の許す限り様々な解像度の表
示装置に対応することができる。加えて、インターレス
方式、ノンインターレス方式に関わらず対応することが
できる。そして、高価格化の原因となるＶＲＡＭやＣＲ
Ｔコントローラが不要になるので、装置を低価格で提供
できる。

【図面の簡単な説明】

【図１】本発明にかかる画像表示データ生成方法に用い
る制御装置の実施の形態の構成を示したブロック図であ
る。

【図２】１フレームの画像に対するアドレス空間の構成
を示すマップ図である。

【図３】水平走査にかかる画像表示のタイミング図であ
る。

【図４】垂直走査にかかる画像表示のタイミング図であ
る。

【図５】図１の制御装置の要部の回路図である。

【図６】別構成の制御装置の要部の回路図である。

【図７】さらに別構成の制御装置のブロック図である。

【図８】従来の方法による画像表示装置の構成例を示す
図である。

【図９】従来の方法による画像表示装置の別の構成例を
示す図である。

【符号の説明】

１ 制御装置 ２ ＣＰＵ ３ メインメモリ ４ ＦＩＦＯメモリ ５ カラーパレット ６ ＣＲＴ、表示装置 31 フレームバッファ

Claims (1)

【特許請求の範囲】
1. 【請求項１】ＣＰＵとメインメモリとＦＩＦＯメモリと
   を備えた制御装置によって、ラスタスキャン型の表示装
   置に必要な水平同期信号データ、垂直同期信号データ、
   及び画像データを生成するための画像表示データ生成方
   法において、ＣＰＵは、水平同期信号データ、垂直同期
   信号データ、 及び画像データを生成して、 該ＣＰＵのメ
   インメモリのアドレス空間に設定されたフレームバッフ
   ァに書き込むとともに、フレームバッファから読み出し
   た水平同期信号データ、垂直同期信号データ、 及び画像
   データをＦＩＦＯメモリに書き込み、ＦＩＦＯメモリ
   は、ドットクロックに同期して、ＦＩＦＯメモリに書き
   込まれた水平同期信号データ、垂直同期信号データ、 及
   び画像データを表示装置に出力するように構成したこと
   を特徴とする画像表示データ生成方法。