JPS6049391A - ラスタ走査表示システム - Google Patents

ラスタ走査表示システム

Info

Publication number
JPS6049391A
JPS6049391A JP59144581A JP14458184A JPS6049391A JP S6049391 A JPS6049391 A JP S6049391A JP 59144581 A JP59144581 A JP 59144581A JP 14458184 A JP14458184 A JP 14458184A JP S6049391 A JPS6049391 A JP S6049391A
Authority
JP
Japan
Prior art keywords
register
address
data
display
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59144581A
Other languages
English (en)
Inventor
デービツド・アレン・クマー
ジエサス・アンドレ・サエンツ
スチーブン・ウエイン・トリノスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6049391A publication Critical patent/JPS6049391A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/343—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a character code-mapped display memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はラスク走査ディジタル表示装置に関し、具体的
には任意の一時刻に実際に表示されるデータ像が、より
大きな記憶表示データ像の選択された一部である様な表
示装置に関する。
［従来技術］ ラスク走査ディジタル表示システムは２つの一般的群、
即ちビットマツプシステム及び文字発生システムに分類
される。
ビットマツプシステムでは、表示のためのデータは表示
データのマツプとして記憶され、読取られる時に１表示
ドツト（画素もしくはＰＥＬ）当り１ビツトのパターン
を順次発生して、このパターンが直接表示されている。
この様なシステムの例は１９７４年５月刊Ｂｅ１ｌ　Ｌ
ａｂｏｒａｔｏｒｉｅｓＲｅｃｏｒｄ第１３９乃至第１
４６頁のＰ、　Ｂ、　Ｄｅｎｅｓ著の論文’Ｃｏｍｐｕ
ｔｅｒ　Ｇｒａｐｈｉｃｓ　ｉｎ　Ｃｏ１ｏｒ’並びに
米国特許第４０７０７１０号及び第４１４９１５２号に
開示されている。
文字発生システムでは第１の記憶装置が表示さＪＬるべ
き文字の符号表示を含んでいる。これ等の符号表示が順
次読出され、各々別の記憶装置をアドレスするのに使用
され、この別の記憶装置から実際にベル・パターンが発
生されている。この別の記憶装置は多くの場合、読取り
専用装置であるが、ランダム・アクセス記憶装置をを使
用する事によって、より多くの柔軟性が得られ、記憶さ
れる文字の組の変更が可能になる。この様なシステムの
例は米国特許第３５４３２４４号、第３６１４７６６号
、第４０６８２５５号、第４１７７４６９号及び第４３
０９７００号に開示されている。
上述の米国特許第４０７０１０号を参照するに、この特
許はビットマツプシステム中で１つの表示用ラスタ・フ
レームに必要とされるよりも著しく多い表示要素を記憶
する記憶マツプを使用する概念を開示している。任意の
時刻に表示されるべきデータは記憶マツプの画定された
領域から選択されている。従って、デー先の表示フレー
ムは記憶マツプ中を上下左右に移動される。しかしなが
ら、この移動を実行するための装置は高度に１１雑で、
別個の制御記憶装置を含んでいる。
［発明が解決しようとする問題点コ 本発明の目的は前車で安価なハードウェアを使用して、
データの記憶マツプ上を表示フレームが移動出来るシス
テムを与える事にある。この記憶マツプはピッＩ・マツ
プでも文字マツプでもよい。
［問題点を解決するための手段］ 本発明は表示される像がそれよりも大きな記憶ディジタ
ル像から誘導されるラスタ走査ディジタル表示システム
に関する。記憶像の一次元の表示に基づいて、記憶され
た像−の一部分の最初のアドレスを示すデータを受取る
回路が与えられる。このデータによって、表示装置のフ
レームのための像データが記憶像を保持する記憶装置か
ら自動的に読取られる。記憶像はビット・マツプの形で
もしくは文字マツプの形のいずれでもよい。
［作用］ 本発明によれば、ＣＲＴと同期して自動的に動作するア
ドレス加算器を含むアドレス・システムを使用する事に
より、一時刻に実際に表示されるデータ像が、より大き
な記憶表示データ像の選択された任意の部分である様に
スクローリング可能な、又ビット写像モードもしくは文
字発生モードのいずれでも動作可能なラスタ走査ディジ
タル表示装置が与えられる。
［実施例コ 第１図はＣＲＴの如きラスク走査表示装置上にディジタ
ル表示を発生するための表示アダプタのブロック図であ
る。表示すべきデータは動的ランダム・アクセス・メモ
リＭＡＰＯ乃至ＭＡＰ３中に記憶されている。カラー表
示装置の場合には、データは、ＭＡＰＯが赤の表示デー
タを、ＭＡＰｌが緑の表示データを及びＭＡＰ２が青の
表示データを記憶する様にしてビットマツプ形で記憶さ
れる。ＭＡＰ３は属性データもしくは他のカラー情報を
記憶するのに使用される。ビットマツプモードの動作で
は、各マツプデータは表示さるべきドツトのシーケンス
をなしている。読出しに際し、マツプはバス１１及び１
２を介してアドレス・システム８，９及び１０によって
アドレスされ、各マツプ中の対応位置から順次読取られ
る。実際にはデータはバイト並列に読出され、８個の相
継ぐベルより成る各バイトが記憶装置入／出力バス３乃
至６を介してＣＴＴ駆動システム１に送られる。
システム１において、バイトは直列化され、ＭＡＰＯ乃
至ＭＡＰ２の入力からカラー・データの４つのストリー
ムが形成される。これ等ストリームの中の対応するビッ
トは混色システムをアドレスして並列な４ビツト・アド
レスを与え、各アドレス毎に１６個のカラー決定レジス
タの組の１つのレジスタを選択する。これ等のレジスタ
からの出力は次いでＣＲＴＮ動シスデシステム１中ミン
グ兼同期信号と組合されてＣＲＴ駆動信号を出力線２上
に発生する。上述のシステムは１９７４年５月刊のＢｅ
１ｌ　Ｌａｂ’ａｒａｔｏｒ’ｉｅｓ　Ｉｔｅｃｏｒｄ
第１３９頁乃至第１４６頁のＰ、　Ｂ、　Ｄｅｎｅｓの
論文’ＣｏｍｐｕｔｅｒＧｒａｐｈｉｃｓ　ｉｎ　Ｃｏ
１ｏｒ’に説明されているのと類似している。この論文
を参照する事によって混色システムの完全な理解が得ら
れるであろう。
第１図に示された表示アダプタは上述のビット写像モー
ドに加えて、文字発生モードでも動作する。この後者の
モードではＭＡＰＯ，ＭＡＰＩ及びＭＡＰ２だけが必要
である。ＭＡＰＯはここでは表示されるべき文字の表示
のシーケンスが記憶される。各記憶された文字表示は実
際にはＭＡＰ２のための部分的アドレスである。従って
、例えば、文字Ａの表示はこれがＭＡＰＯ中に発生され
る時は一つの部分的アドレス値であり、又文字Ｂの表示
は他の部分的アドレス値である。文字の組の中の他の文
字表示の場合も同様である。今の場合ＭＡＰＩはＭＡＰ
Ｏの文字の表示位置に対応する位置に１表示される文字
に与えられた属性値、具体的にはカラー色を記憶してい
る。ＭＡＰ２はＭΔＩ）　Ｏの文字表示データによって
決定される位置にベル決定パターンを記憶している。こ
こで表示される文字の各々は表示装置上の多数の走査線
を占有する事に注意されたい。従って、ＭＡＰＯの文字
の表示はＭＡＰ２の必要とされるアドレスの一部だけを
示している。なんとなれば文字の最初の走査線のためベ
ル・データは通常第２の走査線のために必要とされるデ
ータと異なるからである。ＭＡＰ２のアドレスを完成す
るためにＭＡＰＯから読出された文字表示はラッチ／マ
ルチプレクザ回路７に印加される。すなわち回路７は行
走査データを受取ってＭＡＰ２のア１くレスを完成させ
る。従って、文字の行の最初の線の場合は、ＭＡＰＯか
らの各文字表示は順次読出されてラッチ／マルチプレク
サ回路７中の値Ｏと組合され、バス１２を介してＭＡＰ
２のアドレスを完成する。
次の走査線の場合には同じアドレスが再びＭＡＰＯから
読取られ、今度は値１と組合されて、ＭＡＰ２をアドレ
スする。１２本の走査線を使用する場合には、この動作
はＭＡＰＯからのアドレスが最後に読取られ、値１０１
１と組合される迄続けられる。
文字の各走査線の部分に対して、最初ＭＡ’ＰＯ及びＭ
ＡＰｌがアドレスされ、次にＭＡＰ２がアドレスされる
。ＭＡＰＩからのデータ、即ち８ピッ１−・バイトが並
列に他のラッチ／マルチプレクサ（図示さ肛ず）に並列
に印加される。このデータは実際には混色レジスタのた
めの２つの４ビツト・アドレスより成る。この他のラッ
チ／マルチプレクサは２値制御信号に応答して、その中
に記憶された上位４ビツトもしくは下位４ビツトを与え
る二者択一装置である。これ等の制御信号はＭＡＰ２か
ら読取られるデータから発生される。ＭＡＰ２がアドレ
スされる冬瓜に、出力データ・バイトは直列化され、直
列な８個のビットの流れが形成され、これが、上記他の
ラッチ／マルチプレクサをスイッチして、その中に記憶
されたデータの上位もしくは下位４ビツトのいずれかを
選択的に与える。従って各文字に対しＭＡＰＩは２つの
混色アドレスを与え、ＭＡＰ２が信号シーケンスを与え
て、その中のアドレスがＣＲＴ出力信号を発生するのに
使用される。
第１図シーケンス中の残りの素子はシーケンサ回路１３
並びに論理回路１４及び１５である。シーケンサ回路１
３はバス１６上の制御データ及び線１７上のクロック（
ＣＬ　Ｋ）データに応答して、バス１８」二に動的ラン
ダム・アクセス記憶装置ＭＡＰＯ乃至ＭＡＰ３のための
制御信号を与える。
これ等の信号は行アドレス・ストローブ、列アドレス・
ストローブ及び書込みイネーブル信号である。これ等の
信号は読取り、書込み及びリフレッシュ動作のために、
すべてのこの様な記憶装置によって必要とされるもので
ある。論理回路１４は制御バス１６上の信号の制御信号
の下にＭＡＰＯ及びＭＡＰＩ及びデータ・バス１９間の
データ転送を行い論理回路１５はＭＡＰ２及びＭＡＰ３
及びデータ・バス１９間でこの様な転送を行う。バス１
６及び１９及びクロック線１７は勿論表示のための信号
を発生する、データ処理システム例えばマイクロプロセ
ッサに結合されている。上述のアドレス・システム８．
９及び１０はＣＲＴ制御装置８及びアドレス発生装置９
及び１０より成る。
ＣＲＴ制御装置はバス１６上の制御信号に応答してＭＡ
ＰＯ乃至ＭＡＰ３に対して線形アドレスの形のアドレス
を与える。１２８にの記憶装置の場合には、このアドレ
スはアドレスＯに始まってアドレス１３１０７１に終る
。アドレス発生器は次にこれ等の線形アドレスを記憶装
置によって必要とされる座標アドレスに変換する。本発
明は上述の線形アドレスの発生、具体的にはこれ等のア
ドレスを発生するパンニング装置に関する。ここでパン
ニングとは垂直及び水平表示スクローリングの組合せの
事である。スクリーン上の効果は映画のカメラがパンさ
九及び／’ｉ、＋Ｌ＜は傾斜される場合の効果と同じも
のである。垂直及び水平表示を行うには２つの方法があ
る。一つは表示データを保持している記憶装置の内容を
フレーム間で変更する方法である。他は任意の一時刻に
表示さ４し−る表示像よりも大きな表示像を記憶する方
法である。
従って実際に表示されるフレームの出発位置を選択する
事によって、表示されるデータは記憶されたデータ中を
上下左右しこ移動出来る。
第２図は上述の第２の方法の記憶データ及び表示データ
の範囲を示している。ブロック２０は１０２４Ｘ１０２
４ビツトの記憶さｊｂた表示パターンを示している。こ
れは勿論１２８にバイトの記憶装置に対応している。こ
の表示パターンを便宜」二輪理スクリーンと呼ぶ事にす
る。ブロック２１は一時に表示される表示ピッ１〜・パ
ターンを示している。こＪしは６４０　Ｘ　３５．　Ｏ
ピッ１〜のマトリックスより成り、−行当り８０文字も
しくはグラフィック・パイ１〜を与え、便宜上物理スク
リーンと呼ぶ事にする。ここでパンニング動作は第１図
のシステムの２つの動作モード、即ちビット写像モード
及び文字発生モードに適用される事に注意されたい。し
かしながら第２図の１０２４の水平ビットは第１図の記
憶装置においては１２８バイトより構成され、各アドレ
スは各データ・バイトに対して与えられている事に注意
されたい。従ってビット写像モードにおいては論理スク
リーン上の物理スクリーンの水平方向の最小の移動は８
ビツトであり、他の最小の垂直移動は一走査線である。
文字発生モードにおいては、表示装置上に完全な文字を
保持するためには各文字が８×１２ベルを使用するもの
として、水平方向のこの最小移動はいずれにしても必要
であるが物理スクリーンの今の場合は最小垂直移動が論
理スクリーンの１２ビツトもしくは１２本の表示線であ
る事を保証する様な装置の構造にしなくてはならない。
本発明によって与えられる装置はビット写像モードでは
すべての記憶装置をアドレスし、文字発生モードではＭ
ＡＰ’０及びＭＡＰｌをアドレスして、必要とされる物
理スクリーンの対応する位置をこれから読取るものであ
る。その思想は物理スクリーンの最上右隅に対応する、
所望の基準位置から自動的に順番に必要とされる論理ス
クリーンの位置をアクセスする事である。
１３図１；ｔ、パンニング機能のためのアドレス、・シ
ステムを示している。このシステムは第１図のＣＲＴ制
御装置８の一部を形成している。このシステムはスクリ
ーン開始レジスタ３１及び論理線範囲レジスタ３０を含
み、共に第１図のマイクロプロセッサ・データ人力／出
力線に対応するデータ・バス１９に結合されている。レ
ジスタ３１の出力はバス３７を介してマルチプレクサ３
２に印加される。マルチプレクサ３２はバス４６を介し
て加算器３６の出力を受取っている。マルチプレクサ３
２は線３９上のＣＲＴの垂直復帰信号の制御によってバ
ス３７もしくはバス４６上のいずれかの信号を通過させ
る。マルチプレクサ３２の出力はバス４２を介して線開
始レジスタ３３に送られる。
この動作はＯＲ回路３４の出力１ｔｆＡ４１上の信号に
よって制御される。ＯＲ回路３４は上述の線３９上の垂
直復帰信号及び線４０上の行走査終り信号を受取る。バ
ス４３はレジスタ３３がらの信号をアドレス計数器３５
及び加算器３６に供給する。
加算器３６は他の入力として、バス３８上のレジスタ３
０からの出力を受取る。アドレス計数器３５はバス４３
上の信号、線４４上のクロック信号及び線４５上のＣＲ
Ｔ水平復帰信号に応答して、出力バス４７上に線形アド
レスを発生する。これ等のアドレスはアドレス発生器９
及び１０（第１図）に送られる。アドレス発生器は上述
の如く線形アドレスから記憶装置の座標アドレスを発生
する事が出来る。
第３図のシステムの動作の詳細を説明する。先ず第１図
のシステムはピッ１〜写像モードで動作しており、表示
のために論理スクリーン２０（第２図）内の物理スクリ
ーンを選択するものとする。
第２図のレイアウトにおいて、論理スクリーン幅は１０
２４ビツト、即ち１２８バイト（以下便宜上文字と呼ぶ
）であり、論理スクリーン２０の高さによって示されて
いる１０２４の文字線が存在する。線形アドレスを使用
すると、論理スクリーンの最上左の文字はアドレスＯに
、その直下の文字はアドレス１２８にあり、同様にして
、最下左隅の文字はアドレス１３０９４３にある。従っ
てめられている物理スクリーンが論理スクリーンの線１
６０および左から第２１番目の文字から出発するものと
する。そうすると、物理スクリーンの出発アドレス（即
ち最上左隅のアドレス）は１５９Ｘ１２８ｊ２０冨２０
３７２となる。それは論理スクリーン中の最初の左手の
アドレスが１５９　Ｘ　］、　２８で第２１番目のアド
レスが最初の文字アドレスの右２０番目のア１くレスに
当るからである。
第３図を再び参照するに、第２図の物理スクリーンを表
示するために、最初のアドレス２０３７２はマイクロプ
ロセッサによってスクリーン・開始レジスタ３０にロー
ドされる。論理線範囲レジスタも同様にして論理スクリ
ーンの行の文字数、即ち１２８がロードされる。線３９
上の垂直復帰信号はマルチプレクサ３２をしてレジスタ
３１の開始アドレスを開始線レジスタ３３へ通過せしめ
る。線３９上に垂直復帰信号はＯＲ回路３４を介してレ
ジスタ３３をクロックし、開始アドレスをアドレス計数
器３５に、又バス４３を介して加算器３６に通過させる
。ＨＩ数器３５は線４５上の次のＣＲＴ水平復帰信号を
受取って開始アドレスをロードし、このアドレスをアド
レス発生器９及び１０（第１図）に通過させる。この開
始アドレスは線４４の文字クロック信号によって選択さ
れた物理スクリーンの最初の線の間、その後文字が読取
られる度に値１だけ増加される。この様にしてＣＲＴが
走査されるたびに、ＭＡＰＯ乃至ＭＡＰ３中の相継ぐ対
応位置がアドレスさ九、最初のＣＲＴ走査線のためのベ
ル・データが発生される。
最初のＣＲＴ走査線の終りには、垂直復帰信号が線３９
上には存在しないので、マルチプレクサ３２は加算器３
６の出力を開始線レジスタ３３に通過させる。加算器３
６の出力は開始アドレスと論理線範囲レジスタ３０の内
容の和である。線４０上の行走査の終り信号はＯＲ回路
３４を介してレジスタ３３をクロックし、マルチプレク
サ３２の出力をロードする。従ってレジスタ３３の出力
は第２の走査線のための開始アドレスを与え、これがＣ
ＲＴ水平復帰時間中にアドレス君４数器３５にロードさ
れる。第２の走査線のためのアドレスのシーケンスを与
える。次にこの動作は物理スクリーンの残りの走査線に
対しても繰返される。その後線；３２上に垂直復帰信号
が受取られ、スクリーン開始レジスタ３１の内容が再び
アドレス計数器３２に通過され、次の物理スクリーンが
表示される様になる。各垂直復帰信号は非飛越し走査シ
ステムに使用される事に注意されたい。もし飛越し走査
が使用されると、一つおきの垂直復帰信号が使用さ九な
ければならない。
第１図のシステムがビット写像モードでなく文字発牙モ
ードで使用される時も、第３図のシステムは有効である
。このモードではＭＡＰＯ及びＭＡＰＩが一緒にアクセ
スされ、表示さるべき文字及び属性を与える。アドレス
配列の主なる差は８×１２ベル文字フォーマットを仮定
し、これ等の記憶装置が同一のアドレスで、表示される
入き文字の各々に幻して１２回アクセスされなければな
らない点にある。この事は第３図のシステムでは単に線
４０上に行走査の終り信号を与えて、線４５上の各１２
番目のＣＲＴ水平復帰信号の発生時にだけ線開始レジス
タをロートする事によって達成される。この事は勿論、
選択された数、この場合１２からカウント・ダウンを行
いＲＩ数Ｏになった時に出力を発生する事によって達成
される。
［発明の効果］ 上述の如く、内蔵された論理装置内の物理表示スクリー
ンを画定するための簡単な自動システムが与えられた。
物理スクリーンの位置は物理表示スクリーンの走査の開
始時に決定され、スクリーンの開始アドレスを決定する
事によって論理スクリーン内の線バイト境界上の任意の
個所に移動出来る。本発明のシステムはビットマツプ表
示システムもしくは文字発生表示システムとして使用さ
れる。本明細書で使用された用語パンニングは物理スク
リーンのすべての移動を含むものである。
この様な移動は一時に１バイト（もしくは文字）の水平
移動もしくは一時に１線Ｓもしくは文字行の高さ）の垂
直移動、これ等の移動の組合せを含む。しかしながら相
継ぐ物理スクリーン表示は相継ぐ物理スクリーンが論理
スクリーンの範囲内におさまる限り、任意の距離だけ離
れることが出来る。
【図面の簡単な説明】
第１図はラスク走査表示装置のブロック図である。第２
図は記憶像及び該記憶仰向の小さな表示像を示した概略
図である。第３図は第２図の記憶仰向のアドレスからア
ドレスを選択し、その中の表示像を画定するための回路
のブロック図である。 １・・・・ＣＲＴ駆動システム、７・・・・ラッチ／マ
ルチプレクサ回路、８．９．１０・・・・アドレス・シ
ステム、１３・・・・シーケンサ回路、１４．１５論理
回路。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 復代理人　弁理士　澤　１）　俊　夫 ０２４ 第２図 １を 第８図

Claims (1)

  1. 【特許請求の範囲】 ラスク走査表示装置上に表示されるデータを記憶するた
    め上記表示装置上に表示可能な物理データ像よりも大き
    な論理データ像を記憶する記憶装置と、 記憶された物理データ像の開始アドレスを記憶する第１
    のレジスタ、論理データ像の水平要素のアドレスの数を
    表わすデータ値を記憶するための第２のレジスタ、並び
    に上記第１のレジスタの内容もしくは加算器の出力を第
    ３のレジスタに案内する様に選択Ｗに動作可能な装置、
    並びに上記第３のレジスタの出力を上記加算器の第１の
    入力及びアドレス計数器に結合する手段、並びに上記第
    ２のレジスタの出力を上記加算器の第２の入力に結合す
    る手段、並びに表示される物理データ像の走査の開始時
    に上記第１のレジスタのデータを上記選択的に動作可能
    な装置及び上記第３のレジスタを介して上記アドレス計
    数器に転送させ、上記表示される物理データ像の走査中
    の各走査線中に上記アドレス計算器をインクレメントし
    、選択された水平帰線期間に上記加算器の出方を上記選
    択的に動作可能な装置及び上記第３のレジスタを介して
    上記加算器に再ロードさせる様に動作可能な制御装置を
    含む、上記記憶装置をアドレスして記憶された論理デー
    タ像から物理データ像を表わすデータをアクセスするア
    ドレス装置と、より成るラスタ走査表示システム。
JP59144581A 1983-08-16 1984-07-13 ラスタ走査表示システム Pending JPS6049391A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/523,915 US4570161A (en) 1983-08-16 1983-08-16 Raster scan digital display system
US523915 1983-08-16

Publications (1)

Publication Number Publication Date
JPS6049391A true JPS6049391A (ja) 1985-03-18

Family

ID=24086957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59144581A Pending JPS6049391A (ja) 1983-08-16 1984-07-13 ラスタ走査表示システム

Country Status (10)

Country Link
US (1) US4570161A (ja)
EP (1) EP0139095A3 (ja)
JP (1) JPS6049391A (ja)
KR (1) KR850002904A (ja)
AU (1) AU566038B2 (ja)
BR (1) BR8404080A (ja)
CA (1) CA1220293A (ja)
ES (1) ES8507708A1 (ja)
GB (1) GB2145308A (ja)
MX (1) MX157249A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310287A (ja) * 1987-06-12 1988-12-19 Pioneer Electronic Corp 画像処理装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4580135A (en) * 1983-08-12 1986-04-01 International Business Machines Corporation Raster scan display system
GB8322438D0 (en) * 1983-08-19 1983-10-12 Marconi Avionics Display systems
EP0158209B1 (en) * 1984-03-28 1991-12-18 Kabushiki Kaisha Toshiba Memory control apparatus for a crt controller
JPS60205580A (ja) * 1984-03-30 1985-10-17 オークマ株式会社 動画処理方法
US4740914A (en) * 1984-12-31 1988-04-26 Gte Communication Systems Corporation Address generator
EP0195998B1 (en) * 1985-03-20 1991-08-07 Yamaha Corporation Display controller
GB2173980A (en) * 1985-04-17 1986-10-22 Philips Electronic Associated Data display arrangements
US4700320A (en) * 1985-07-09 1987-10-13 American Telephone And Telegraph Company, At&T Bell Laboratories Bitmapped graphics workstation
US4777485A (en) * 1985-09-13 1988-10-11 Sun Microsystems, Inc. Method and apparatus for DMA window display
GB2180729B (en) * 1985-09-13 1989-10-11 Sun Microsystems Inc Method and apparatus for dma window display
US5142621A (en) * 1985-12-03 1992-08-25 Texas Instruments Incorporated Graphics processing apparatus having instruction which operates separately on X and Y coordinates of pixel location registers
JP2829958B2 (ja) * 1988-01-27 1998-12-02 ソニー株式会社 タイトル画像挿入装置
JPH01195497A (ja) * 1988-01-29 1989-08-07 Nec Corp 表示制御回路
US5254979A (en) * 1988-03-12 1993-10-19 Dupont Pixel Systems Limited Raster operations
US5101196A (en) * 1988-11-10 1992-03-31 Sanyo Electric Co., Ltd. Display device for microcomputer
US5006837A (en) * 1989-01-26 1991-04-09 Bowers John J Programmable video graphic controller for smooth panning
US5136695A (en) * 1989-11-13 1992-08-04 Reflection Technology, Inc. Apparatus and method for updating a remote video display from a host computer
US5208583A (en) * 1990-10-03 1993-05-04 Bell & Howell Publication Systems, Company Accelerated pixel data movement
US5229759A (en) * 1991-08-23 1993-07-20 Motorola Inc. Auto-offset lcd vertical scroll mechanism
US6008782A (en) * 1995-05-05 1999-12-28 Industrial Technology Research Institute Mapping apparatus for use with a cathode-ray tube controller for generating special screen effects

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197590A (en) * 1976-01-19 1980-04-08 Nugraphics, Inc. Method for dynamically viewing image elements stored in a random access memory array
US4143360A (en) * 1976-08-27 1979-03-06 The Magnavox Company Method and apparatus for controlling a display terminal
JPS5851273B2 (ja) * 1976-12-17 1983-11-15 株式会社日立製作所 カ−ソル表示信号発生方式
JPS5390820A (en) * 1977-01-21 1978-08-10 Toshiba Corp Roll-up system for display unit
US4141003A (en) * 1977-02-07 1979-02-20 Processor Technology Corporation Control device for video display module
US4189728A (en) * 1977-12-20 1980-02-19 Atari, Inc. Apparatus for generating a plurality of moving objects on a video display screen utilizing associative memory
US4414645A (en) * 1979-04-30 1983-11-08 Honeywell Information Systems Inc. Hardware-firmware CRT display link system
JPS55175179U (ja) * 1979-05-31 1980-12-16
JPS5756885A (en) * 1980-09-22 1982-04-05 Nippon Electric Co Video address control device
US4454593A (en) * 1981-05-19 1984-06-12 Bell Telephone Laboratories, Incorporated Pictorial information processing technique
US4437093A (en) * 1981-08-12 1984-03-13 International Business Machines Corporation Apparatus and method for scrolling text and graphic data in selected portions of a graphic display
US4418344A (en) * 1981-12-10 1983-11-29 Datamedia Corporation Video display terminal
US4486856A (en) * 1982-05-10 1984-12-04 Teletype Corporation Cache memory and control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63310287A (ja) * 1987-06-12 1988-12-19 Pioneer Electronic Corp 画像処理装置

Also Published As

Publication number Publication date
GB8416919D0 (en) 1984-08-08
ES535132A0 (es) 1985-09-01
ES8507708A1 (es) 1985-09-01
EP0139095A2 (en) 1985-05-02
KR850002904A (ko) 1985-05-20
AU566038B2 (en) 1987-10-08
MX157249A (es) 1988-11-08
EP0139095A3 (en) 1987-08-19
CA1220293A (en) 1987-04-07
GB2145308A (en) 1985-03-20
BR8404080A (pt) 1985-07-16
US4570161A (en) 1986-02-11
AU3137484A (en) 1985-02-21

Similar Documents

Publication Publication Date Title
JPS6049391A (ja) ラスタ走査表示システム
US5742788A (en) Method and apparatus for providing a configurable display memory for single buffered and double buffered application programs to be run singly or simultaneously
US4490797A (en) Method and apparatus for controlling the display of a computer generated raster graphic system
EP0473391B1 (en) Display of scrolling background images composed of characters
US4094000A (en) Graphics display unit
GB2104354A (en) Writing text characters on computer graphics display
EP0139932A2 (en) Apparatus for generating the display of a cursor
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
EP0215984B1 (en) Graphic display apparatus with combined bit buffer and character graphics store
US6281876B1 (en) Method and apparatus for text image stretching
US5870074A (en) Image display control device, method and computer program product
JPS6016634B2 (ja) デイスプレイ装置における図形発生方式
JPH05181454A (ja) 表示方式、その制御回路および表示装置
KR950008023B1 (ko) 래스터 주사 표시 시스템
EP0413363A2 (en) Circuit for generating data of a letter to be displayed on a screen
JPS597115B2 (ja) アドレス作成方法
JPS60144789A (ja) 文字図形表示制御装置
JPS6134155B2 (ja)
JPS58129473A (ja) メモリ制御方式
JPS61290486A (ja) 表示制御装置
JPS61190624A (ja) グラフイツク表示画面のハ−ドコピ−方式
JPS6024586A (ja) 表示デ−タの処理回路
JPH0469908B2 (ja)
JPH023099A (ja) 表示装置
JPH0316037B2 (ja)