JPH023099A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、文字データを可視出力する表示装置に関する
。

従来の技術 近年、電子タイプライタ、ワードプロセッサ等の表示装
置は、ページ中の文書の文字構成や配置イメージを表示
できる機能を有するものが増えている。レイアウト表示
は、文書中の１文字を単純化し、１つの点、箱（あるい
は線分等で表現し、大きなページサイズのものを表示装
置の画面中に表示できるものが求められている。第５図
のレイアウト表示はこの表示例を示したものである。文
書中の文字“Ｆ”Ｇ”等は、画面中の最小画素（以下ド
ツトと称す〉によって構成されている。

これらの表示によって作成および編集中の文書の印刷イ
メージが明確化し、文字の並び、位置等のレイアウト修
正を容易に行うことができる。このレイアウト表示は先
に述べたように通常の文字表示に比べ、文字間隙や行間
隙が異なるため、ビットマツプ表示制御方式と呼ばれる
表示制御方式を用いている。

以下従来のレイアウト表示におけるヒツトマツプ表示制
御方式の具体例について説明する。第°２図は、従来の
ビットマツプ表示制御方式のプロツり図であり、一般に
その表示装置は陰極線管を用いた周期的走査によって表
示画面を構成した表示器である。１１は処理回路であり
、２０は表示制御回路であり、表示器１４において要求
される水平同期信号ＨＳＹＮＣや垂直同期信号ＶＳＹＮ
Ｃを発生したりビットマツプメモリ１３から表示データ
を読み出すための表示アドレスを生成する。

ビットマツプメモリ１２は表示制御回路２０によって与
えられたアドレスのビットデータを一定周期で出力する
。出力の周期は水平同期信号Ｈ３ＹＮＣに同期している
。ビットマツプメモリ１２から出力される表示データは
パラレルデータであるため、表示器１４のシリアル走査
に合わせて、パラレルデータからシリアルデータへのデ
ータ変換を行い映像信号として表示器１４へ出力される
。

１３はこのパラレルデータからシリアルデータへの変換
を行うパラレル・シリアル変換回路である。

１７は表示される文字フォントを格納したフォントメモ
リであり、１６は印字や表示をするべき文字データを記
憶した文書メモリである。処理回路１１は文書メモリ１
６から文字コードを読み出しその文字コードを基にアド
レスを生成する。アドレスバスからそのアドレスがフォ
ントメモリ１７に与えられ、与えられたアドレス中のフ
ォントデータがフォントメモリ１７から読み出されビッ
トマツプメモリ１２に展開される。以上のように構成さ
れたビットマツプ表示制御方式についてその動作を説明
する。例えば、文字“Ａ”を表示する場合この“Ａ”を
構成する画素群は、フォントメモリ１７に第４図のよう
に記憶されており、処理回路１はこのフォントメモリ１
７のアドレスをセットすることによってフォントデータ
を読み出す。

文字“Ａ　”の最上位のフォント行は“０００１０ｏ　
ｏ　ｏ　”であり、この値をフォントメモリ１７よりリ
ードした後、処理回路１１はビットマツプメモリ１２に
セットする。例えば、表示器１４上の左上角に“Ａ”を
表示するとすれば、ビットマツプメモリ１２のその位置
に対応するアドレスに処理回路１１はフォントデータを
書き込む。文字“Ａ”は第３図に示すように縦１６、横
８で構成されており、フォントメモリ１７の読み出しと
ビットマツプメモリ１２への書き込みを１６回繰り返す
ことによって文字“Ａ”のフォントを表示する。ビット
マツプメモリ１２中に書き込まれたデータは一定周期で
読み出され、パラレル・シリアル変換回路１３によって
映像信号として表示器１４へ出力される。このように記
録単位と１対ｌに対応づけられているため、第５図に示
す様なレイアウト表示を行う際、文書メモリ１６中の文
字データ位置に文字が存在する場合は、対応するビット
マツプメモリ１２のビットを１にし、文字が存在しない
場合はＯに設定することによってレイアウト表示が行わ
れる。

発明が解決しようとする課題 しかしながらこの場合、１文字を表示するためにはフォ
ントメモリより表示メモリへのリードライト動作を１６
回も繰り返す必要があり、ローコストで低スピードの処
理回路を持つ表示装置では、表示スピードが遅くなる。

特に画面全体を移動させるスクロールの場合、動作スピ
ードが著しく遅（なっていた。またビットマツプメモリ
は記憶容量が多く必要で、ビットマツプメモリそのもの
も高価であることもあって、ビットマツプメモリ方式の
表示装置は高価にならざるを得なかった。これを解決す
るためにビットマツプメモリを用いないキャラクタデイ
スプレィ方式が用いられるが、この方式ではレイアウト
表示が難しかった。

課題を解決するための手段 この課題を解決するために本発明は、表示手段の表示画
面の一部分に対応する容量のドツトメモリと、記憶され
た表示すべき文字のコードデータを文字パターンに変換
する文字パターン発生手段とを設け、表示手段の表示タ
イミング信号に応答して、文字パターン発生手段からの
文字パターンを表示するか、ドツトメモリに記憶された
ドツトパターンを表示するかを制御する制御手段を備え
る。

作用 この構成によって、本発明はキャラクタデイスプレィ方
式を用いた表示装置であっても、表示画面の一部分につ
いてはビットマツプ表示方式によるレイアウト等の表示
が行なえる。

実施例 以下、本発明の一実施例を図面を参照して詳細に説明す
る。第１図は、本発明の一実施例である表示装置の構成
を示すブロック図である。１５は処理回路で、各デバイ
スの制御や論理判断を行なう。ｌは表示制御回路で水平
同期信号Ｈ８ＹＮＣや垂直同期信号ＶＳＹＮＣを発生し
たり、表示メモリ２の書き込み制御を行なう。２は表示
メモリで表示制御回路１によって表示すべき文字コード
を記憶する。３１と３２とは信号レベルを反転するイン
バータゲートで、６１と６２とはアンドゲートである。

４は表示文字属性を一定時間保持し出力する属性ラッチ
回路、７は表示文字コードを一定時間保持し出力する文
字コードラッチ回路である。８はキャラクタジェネレー
タで文字コードに対応して表示パターンである文字フォ
ントを記憶している。９はレイアウト表示をしたり、イ
メージデータを表示したりするために設けられるビット
マツプメモリで表示器１４の表示画面の一部に対応する
容量のものである。このビットマツプメモリ９には処理
回路１５によって、データが書き込まれる。例えば、レ
イアウト表示をする場合、処理回路１５は文書メモリ１
６に記憶された文字コードの配列からレイアウトを判別
し、ビットマツプメモリ９にそのレイアウトデータを展
開する。

５はキャラクタジェネレータ８及びビットマツプメモリ
９から出力されるフォントパターンを属性ラッチ回路４
からの属性信号に応答して、修正変更するパラレルアト
リビュート変換器である。１３はパラレルアトリビュー
ト変換器５がら出力されるパラレルのフォントパターン
をシリアルデータに変換し映像信号Ｖｉｄｅｏとするパ
ラレル・シリアル変換器である。１４は表示制御回路１
がらの水平同期信号Ｈ３ＹＮＣと垂直同期信号ＶＳＹＮ
Ｃとに同期した走査動作に従って、パラレル・シリアル
変換器１３からの映像信号Ｖｉｄｅ。

を可視出力する表示器である。２１は処理回路１５から
表示制御回路に供給されるクロック信号ＣＲＴＣＣＬＫ
と処理回路１５がらのビットマツプエネイブル信号Ｂｉ
ＴＭＡＰＥＮとのアンドをクロック入力として動作する
カウンタである。文字コードは２バイトで構成されてお
り、上位８ビツトは文字コードを示す。下位８ビツトは
属性コードを示すもので、例えばアンダーラインの有無
を示すビットや、白黒反転の有無を示すビットの他、ビ
ットマツプメモリの内容を表示する場合に、オーバーラ
ツプされる部分に対応する文字であるか否かを示す判別
ビットを有している。

以上のように構成された表示装置について以下にその動
作を説明する。まず、通常の文字表示について説明する
。文書メモリ１６に記憶された例えば“Ａ”という文字
を表示器１４の表示画面に表示する場合、“Ａ”に対応
する文字コードを４１ｈ（ｈは１６進数を示す記号）と
すれば、表示制御回路１は、この文字コード４１ｈを表
示させたい位置に対応する表示メモリ２に書き込む。こ
の文字コードに表示文字属性を付しているが、ビットマ
ツプメモリの内容を表示するエリアに表示される文字コ
ードには、判別ビットが１に設定された属性コードが付
されている。従って、この判別ビットを１にした属性コ
ードを付した文字コードの表示メモリ２への書き込み位
置によってビットマツプメモリの内容を表示するエリア
を決定する。表示文字属性はこの他にリバース、アンダ
ーライン、ブリンク、ハイライト等がある。リバースは
文字フォントのフォアグランド（第３図の斜線部）と文
字フォントのバックグランド（第３図の斜線部以外の部
分）との反転を行い、アンダーラインは文字の下に横線
を引くという属性であり、ブリンクは文字のフォアグラ
ンドが点滅する。ハイライトは文字のフォアグランドの
輝度が向上する機能である。このように１つの表示文字
に対しである属性を各々付与することによって種々の文
字表示が可能となる。これらの文字コードと属性情報は
、一般にメモリの１バイトが各々に与えられており、各
属性に対しては、夫々１ビツトが割当てである。文字コ
ードと属性コードは表示制御回路１より与えられたアド
レスによって表示メモリ２より出力される。出力された
コードは各々のＦ４性ラッチ回路４及び文字コードラッ
チ回路７にラッチされる。ラッチされた文字コードは、
出力される文字フォントパターンが格納されたキャラク
タジェネレータ８のフォント位置を示すアドレスとなり
、多数の文字フォント中より１つ力く選択される。キャ
ラクタジェネレータ８のデータとアドレスの関係を第４
図に示す。今１つの文字フォントパターンが縦１６ドツ
ト横８ドツトで構成されていると仮定するとキャラクタ
ジェネレータ８のアドレスビット４からビット１１に文
字コードラッチ回路７からの出力が接続されている。キ
ャラクタジェネレータ８のアドレスビット３からビット
Ｏは表示制御回路１より出力されるラスターアドレスバ
スと呼ばれるアドレス制御線に接続されている。ラスタ
ーアドレスは表示制御回路１が文字フォントパターンの
並びを横方向に順次出力するための選択情報である。第
３図に示すようにラスターアドレスの順序で文字フォン
トパターンが配置されている。表示制御回路１は一行毎
にそのラスターアドレスを設定していくことによって文
学上して画素が構成される。ラスターアドレスと文字コ
ードによって与えられたアドレスに従ってキャラクタジ
ェネレータ８は１ラスターのフォントパターンを１バイ
トパラレルデータで出力する。出力されたパラレル形式
のフォントパターンは文字コードに対応する属性コード
に従って、パラレルアトリビュート変換器５内でパター
ン変換が行なわれる。例えばリバースビットがオンであ
る場合この１ライン分の文字フォントパターンはパラレ
ルアトリビュート変換器５内で一括して反転され、フォ
アグランドとバックグランドのオンとオフが逆転表示さ
れる。パラレルアトリビュート変換器５から出力された
パラレルデータはパラレル・シリアル変換器１３におい
てシリアルデータに変換され表示装置１４へと転送され
る。

さて、処理回路１５からビットマツプ表示をすべきであ
ることを示すビットマツプイネイブル信号ＢｉＴＭＡＰ
ＥＮが出力されると、アンドゲート６１が開く。ビット
マツプイネイブル信号ＢｉＴＭＡＰＥＮは、操作者がビ
ットマツプ表示の指示を行うと発生する信号である。そ
して、表示制御回路１がクロック信号ＣＲＴ　ＣＣＬ　
Ｋに同期して表示メモリ２から文字コードと属性コード
とを順次出力しながら、表示器１４で表示するが、ビッ
トマツプ表示を行う場合、ビットマツプ表示行う為に表
示されない文字を出力する場合、この文字の属性コード
の判別ビットは１になっているので、この場合属性ラッ
チ回路４からの出力の対応ビットの出力信号と、ビット
マツプイネイブル信号ＢｊＴＭＡＰＥＮとの論゛理積、
即ちアンドゲート６１の出力が１となる。このとき、キ
ャラクタジェネレータ８はディスエネイブル状態になる
と共に、アンドゲート６２が開き、表示制御回路１に印
加されるクロック信号ＣＲＴ　　ＣＬＫをカウンター２
１がカウントする。このカウント値に従って予め処理回
路１５によって展開されていたビットマツプメモリ９の
内容を出力し、イネイブル状態になったラッチ回路１０
にラッチされ、パラレルアトリビュート変換器５に印加
される。ここで表示形態に関する処理を受けた後、パラ
レル・シリアルコンバータ１３によって並列信号を直列
の映像信号Ｖｉｄｅｏに変換されて表示器１４に人力さ
れる。

第６図に表示画面のビットマツプ属性とビットマツプ表
示するビットマツプウィンドウのアドレスと、ビットマ
ツプメモリ９との対応関係を示す。

表示画面のビットマツプ属性の“Ｏ”はキャラクタデイ
スプレィ方式による表示領域であり、“１”はヒツトマ
ツプメモリ９に記憶されたデータをビットマツプ表示方
式で表示する領域である。この領域は表示メモリ２に記
憶された文字コードに付される属性コードの判別ビット
によって規定されるものである。そしてビットマツプウ
ィンドウは、横方向に順次アドレスが並んでおり、この
並びとビットマツプメモリ９の並びはＥ　１で示される
アドレスで対応づけられる。

発明の効果 本発明は、キャラクタデイスプレィ方式を行なうための
表示メモリの他に、表示画面の一部分に対応するビット
マツプメモリを設け、表示器の表示タイミング信号に応
答して、表示メモリの内容をキャラクタデイスプレィ方
式で表示するかビットマツプ方式で表示するかを制御す
るようにしたので、少ない容量のビットマツプメモリを
付加することで、キャラクタデイスプレィ方式の低価格
の表示装置でもレイアウト表示やイメージ表示等を行な
うことが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例における表示装置の構成を示
すブロック図、第２図は従来のビットマツプ表示方式の
表示装置を示すブロック図、第３図はキャラクジエネレ
ータから出力される文字パターンの例を示す概略図、第
４図はキャラクタジェネレータのデータの格納例を示す
概略図、第５図は文書メモリのデータを表示した例とレ
イアウト表示との対応を示す表示例図、第６図は表示画
面のビットマツプウィンドウとビットマツプメモリのア
ドレスの対応関係を示す概略図である。 クジェネレータ、９・・・ビットマツプメモリ、１３・
・・パラレル・シリアルコンバータ、１４・・・表示器
、１５・・・処理回路、１６・・・文書メモリ、２１・
・・カウンタ 代理人の氏名　弁理士　中尾敏男　ほか１名１・・・処
理回路、２・・・表示メモリ、８・・・キャラク第 図 ｉ書表六 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 表示すべき文字のコードデータを記憶する記憶手段と、
   前記記憶手段に記憶された文字のコードデータを文字パ
   ターンに変換する文字パターン変換手段と、前記文字パ
   ターン変換手段からの文字パターンの複数を可視出力す
   る表示手段と、前記表示手段の表示画面の一部分に対応
   する容量のドットメモリと、前記表示手段の表示タイミ
   ング信号に応答して、前記文字パターン発生手段からの
   文字パターンを表示するか、前記ドットメモリに記憶さ
   れたドットパターンを表示するかを制御する制御手段と
   を有することを特徴とする表示装置。