JPS61290486A

JPS61290486A - 表示制御装置

Info

Publication number: JPS61290486A
Application number: JP60132381A
Authority: JP
Inventors: 香園　一郎; 明石　峰雄
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-06-18
Filing date: 1985-06-18
Publication date: 1986-12-20
Also published as: JPH0443594B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は画像表示ｉ置に関シ１、特に光示用機器に文章
（テキスト）や静止画像と動画像を混在して表示する表
示制御装置に関する。

〔従来の技術〕

ラスタ走査型陰極線ブラウン管（以下ＣＲＴという）を
表示用機器として使用し、メモリ（例えばダイナミック
メモリを用いたりフレッシェメモリ）に格納された文章
（テキスト）、図形、画像等の情報を表示する機能は、
画像処理装置の重要な機能の１つである。従来この種の
表示制御装置では、一般にテキスト、図形、画像などの
画面上に表示すべき情報をリフレッシュメモリに編集、
格納しておきそれをＣＲＴの走査タイミングに同期して
順次読み出して、映像信号に変換しＣＲＴに供給するこ
とによって表示する方法が採られており、この方法では
、ＣＲＴ画面上を多数の小区画に゛規則的に分割し各々
の小区画内に文字または図形素片を対応させ、テキスト
または静止画を文字や図形素片の連なりとして表現する
ものである。

最近では、この種のテキストや静止画情報の表示ばかり
ではなく、時間的にその表示すべき画面上の位置を任意
に移動して表示するところの動画情報の表示が特にゲー
ム機器などの分野で要求されている。

第４図はテキスト、静止画と動画を混在して表示させる
従来の表示装置の主要部を示すブロック図である。この
表示装置では、例えば上空を鳥、飛行機等が移動り、て
いる様子を表示する場合に、動きのない地上の風景を静
止画として表示し１、飛行機等の移動物体を動画として
表現している。静止画を表示する部分は図中の点線で囲
まれた部分であシ５表示データが編集、記憶されている
リフレッシュメモリ（以下即像メモリという）１０２゜
静止画アドレス発生回路１０４及びその周辺回路から構
成されている。表示データは中央処理装置′（以下ＣＰ
Ｕという）１０１から映像メモリ１０２のアドレス指定
を行うことによって入出力される。

映像メモリ１０２に編集、記憶されている静止画の表示
データはＣＲＴの走査に同期して表示される順番に静止
画アドレス発生回路１０４で指定されて順次読み出され
静止画データレジスタ１０３によって直列映像信号１１
１に変換される。動画を表示制御する部分は、画面上の
表示位置、表示図形の識別情報など、動画図形の属性情
報が格納される属性メモリ１１２、表示図形の識別情報
によって実際の形状データを出力する形状データメモリ
１１３及び周辺回路から構成書ねている。表示期間中に
は垂直方向の走査毎に動画サーチカウンタ１１７でアド
レス指定して属性メモリ１１２の内容を読出し動画検出
回路１１５によって表示位置情報を基にしてその位置で
表示すべき動画図形が判別され、対応した形状データが
図形識別情報を基にして形状データメモリ１１３から読
み出され、属性情報で指定された水平方向の位置に対応
するようバッファメモリ１１４に格納される。

次にバッファメモＩＪ　１１４の内容は走査系に同期し
たタイきングで順次読み出され、動画データレジスタ１
１６によって直列映像信号１１９となる。

映像信号１１９は静止画の映像信号１１１と混合器１２
０によって合成され映像信号発生回路】０７に供給され
てＣＲＴ１０８の表示に反映される。

〔発明が解決しようとする問題点〕

上述した従来の表示装置では、静止画の表示系と動画の
表示系をそれぞれ別々に構成する必要があり、静止画の
表示データと動部の表示データはそれぞれ別系統の映像
メモリに格納され共用することは困難である。また、表
示用のアドレス発生回路や並列−直列変換シフトレジス
タ等の周辺ノ・−ドウェアを画表示系でそれぞれ必要と
し、信号線の増加を招き回路的にかなり大規模なものに
なり安価な表示制御装置を提供することはできない。

本発明は、単一の映像メモリに静止画の表示データと動
画の形状データを格納させ、静止画表示系と動画表示系
に必要とされるノ・−ドウエアをできみ限り共用化して
、安価な表示制御装置を提供することを目的にしている
。

〔問題点を解決するための手段〕

本発明の表示制御装置は、静止画および動画の表示デー
タを記憶する映像メモリと、次の走査線で表示する静止
画の表示データアドレスと走査線上での表示位置情報を
発生する静止画制御部と、次の走査線上に表示すべき動
画を検出してその動画の表示データアドレスと走査線上
での表示位置情報を発生する動画制御部と、一走査線上
に表示すべき情報を抽出して走査線の画素データとして
記憶する編集メモリと、表示すべき動画の検出に応じて
映像メモリの表示データ読出しアドレス指定情報と編集
メモリの画素データ書込みアドレス指定情報を選択的に
切替える手段と、映像メモリの読出しデータと編集メモ
リに格納されている画素データと動画処理の状態を判別
して編集メモリヘの書込み動作と画素データの発生を制
御する手段とを有し、一系統の編集メモリに静止画と動
画の表示データを識別可能な形態で矛盾なく全て編集し
て記憶し、静止画と動画および動画間での表示優先順位
を保ちながら混在した映像信号を発生するようにしたも
のである。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック構成図である。実
施例の表示制御装置は、テキスト、静止画の表示データ
に加え動画の形状データを記憶する映像メモリ２と、静
止画表示データの読出しアドレスを発生する静止画アド
レス発生回路３と、その静止画表示データの走査線上で
の位へ情報を発生する静止画位置情報発生回路４と、動
画図形の種類を示す動画識別情報９表示すべき位置を指
定する表示位置情報９色情報およびその他動画表示に必
要な属性情報を記憶する属性メモリ５と、属性情報を順
次読出すためのアドレスを発生する動画サーチカラ／り
６と、読出された表示位置情報を基にして各走査線上に
表示すべき動画を検出する動画検出回路７および走査線
上での表示位置情報を発生する動画位置情報発生回路８
と、動画識別情報を基にして形状データの読出しアドレ
スを発生する動画アドレス発生回路９と、映像メモリか
ら読出された表示データを映像信号出力に対応したデー
タに変換９編集して記憶する編集メモリ１０と、編集メ
モリの書込み、読出しアドレスを制御する編集メモリア
ドレス制御回路１１と、編集メモリへの書込みデータを
生成する書込み制御回路１２と、読出した表示データを
並列・直列変換して直列映像データを発生する映像デー
タレジスタ１３と、ＣＲＴの走査タイミング信号を発生
する走査信号発生回路１４と、直列映像データおよび走
査タイミング信号を基にＣＲＴを駆動する信号を発生す
る映像信号発生回路１５から構成される。

映像メモリ２には、アドレス選択回路１７の出力及びデ
ータ入出カライン３０が接続され、ＣＰＵ１からの書き
込み操作を指示するメモリ書き込み信号読み出し操作を
指示するメモリ読み出し信号が供給されている。また属
性メモリ５にも同様にアドレス選択回路１９の出力およ
びデータ入出カライン３１が接続されている。映像メモ
リ２及び動画制御の属性メモリ５に表示データ、属性情
報を書き込む場合、まずアドレス選択回路１７゜１９で
ＣＰＵのアドレスバス３２の値カアドレス指定信号とし
て伝達されるように選択し、データバッファ１８．２０
を介してデータの入出カライン３０．３１がデータバス
３３に接続されるようにする。ＣＰＵ１はこれらの制御
ラインを通して映像メモリ２及び属性メモリ５のアドレ
スを指定しデータを書込む。各メモリに所定の表示デー
タが記憶されると次にこれらのデータを表示するための
メ場すアタ４Ｊが開始甥れる９通常、アト８レス選択回
路１７は静止画アドレス発生回路３の出力が映像メモリ
２に供給されるよう切替え制御する。同時に、メモリ読
み出し信号が活性化され、映像メモリ２から静止画の表
示データを読み出す。

静止画アドレス発生回路３では、映像メモリ２の読み出
し毎に表示アドレスの更新を行い、表示アドレスを更新
しながら映像メモリ２を続けてアクセスし、順次静止画
の表示データを読出す。この表示データは、静止画位置
情報発生回路４の出力を編集メモリアドレス制御回路１
１で選択して書込みアドレス指定を行い、編集メモリ１
０に格納される。また１表示アドレスが更新されること
により映像メモリ２から読出された表示データの走査線
上での表示位置が移動することになり、静止画位置情報
発生回路４では、静止画の表示データの格納に連動して
発生する表示位置情報を更新す線分の静止画の表示デー
タが編集メモリに編集されて格納される。

一方、動画制御系では、アドレス選択回路１９で動画サ
ーチカウンタ６の出力を属性メモリ５のアドレス指定情
報として選択し、属性メモリ５から動画属性情報を順番
に読出し、表示位置の屈性情報と走査線情報とを動画検
出回路７で比較して次の走査線上で表示すべき動画図形
の検出を行う。

動画検出回路７で表示すべき動画が検出された場合、動
画サーチカウンタ６の更新を保留して検出した動画のサ
ーチアドレスを保持し、その属性メモリ５からの読出し
情報を基に、動画位置情報発生回路８で表示位置の属性
情報から走査線上での表示位置情報、動画アドレス発生
回路９で動画識別情報から動画の形状パターンが格納さ
れる映像メモリ２のアドレス指定情報を、それぞれ生成
する。

さらに、静止画アドレス発生回路３と静止画位置情報発
生回路４の表示アドレスおよび表示位置の更新を保留さ
せるとともに、アドレス選択回路１７で動画アドレス発
生回路９の出力を選択して映像メモリ２から動画図形の
形状データを読出し、編集メモリアドレス制御回路１１
で動画位置情報発生回路８の出力を選択し７て、動画の
表示位置に対応したアドレ“スＱ゛編集メモリに動画図
形の形状データを格納する。

このようにし、て、表示すべき動画の検出に応じて映像
メモリ２から動画形状データが読出されて編集メモ＋７
１０に編集されて記憶される。なお、動画検出回路７で
表示すべき動画が検出されない場合、映像メモリ２から
動画データを読出す動作は起らず、先に述べた静止画の
表示データ読出しと、編集動作が続けられる。

編集メモＩＪ　１０は、少なくともｌ走査線の表示に必
要な表示データを記憶できる容量を持ち、書込み動作時
には編集メモリアドレス制御回路１１で静止画位置情報
発生回路４または動画位置情報発生回路８の出力を選択
して書込みアドレス３４として供給し、映像メモリ２か
ら読出された表示データが表示タイミングや映像信号レ
ベルなど直接表示に対応するデータに変換１編集されて
記憶される。また、読出し動作時には、編集メモリアド
レス制御回路１１で走査信号発生回路１４の出力を読出
しアドレス３５として選択し、映像信号のタイミングに
同期して連続し、たアドレスを周期的に供給して、編集
メモリのデータを順次読出す。

この読出されたデータは、映像データレジスタ１３にロ
ードされて並列−直列変換がなされ、表示画素のドツト
クロックに同期してシフトされて、直列映像信号となり
、映像信号の増巾器などを含む映像信号発生回路１５を
経由してＣＲＴ　１６に供給される。

以゛上述べたように、一走査線上に表示すべき静止画お
よび動画の表示データを映像メモリ２から読出す動作と
、編集メモ１７１０に’ｌ込む動作と、アドレス選択回
路１７および編集メモリアドレス制御回路１１の動作を
、動画検出回路７の動画検出信号により制御しながら繰
り返すことにより、同一の編集メモリに静止画と動画の
表示データを全て編集して記憶する。さらに、その配憶
データを走査Ｈ信号に回期し、て読出し、ＣＲＴに供給
する映像信号を発生する。こねら一連の動作を繰り返す
ことによって、静止画と動画が混在した表示を行う。

ここで、編集メモリ１０ＫＩｌ中像メモリ２がら読み出
された表示データを編集、記憶する場合には。

静止画と動画では表示の優先順位が異なるため。

書込み制御回路１２によって編集メモリの書き込み信号
を制御し、優先順位付けを行なう。つまり、手前にある
もの程優先順位が高く、動画図形の後方にある静止画（
背景）の優先順位は低く、動画が移動して重なった部分
は動画図形の表示データを上書きして優先的に表示させ
る。これは動画図形間でも同様の制御が必要になり所定
の優先順位に応じて上書き制御を行なう。第２図は書込
み制御回路の論理回路図であり、以下この図を基にして
説明する。編集メモリ１０に格納される１画素の情報は
例えば第３図に示すように５ビツトで構成されるとする
。画素情報の内、外形データＯＬは、動画図形のデータ
か静止画のデータかを区別するもので、動画図形の表示
データが書かれた場合に１１“にする。画素データＤ、
〜Ｄ３は、色情報であり、ＣＲＴの色信号など光学的な
信号に変換される情報である。第２図の書込み制御回路
は、２個のアントゲ−）５０．．５１と１個のオアーゲ
ート５２と反転回路５３で構成される。第１図実施例の
映像メモリ２から読出された表示情報３０は、編集メモ
リ１０の画素データＤ、−Ｄ３として入力されるととも
にオアーゲート５２で画素データＤ、−Ｄ３のいずれか
のビットに有効データが入力されたことを判断される。

実施例の装置では、画素データＤ。−Ｄ３が全て％　Ｏ
Ｉの状態を表示データが存在しない、つまり色情報を持
たない透明に意味づけており、何らかの色情報が編集メ
モリ１０に書込まれた時に有効データが格納されたと判
断している。アンドゲート５０は、第１図実施例の動画
検出回路７で表示すべき動画を検出して動画の表示デー
タ処理している時に発生される動画処理信号とオアーゲ
ート５２の信号を入力として、動画図形の画素データが
書かれたことを判断して外形データＯＬの入力情報を発
生する。反転回路５３は、編集メモリアドレス制御回路
１１の書込みアドレス信号３４で指定される編集メモリ
１０の外形データＯＬ出力を入力とし、て、まだ該アド
レスに動画図形の表示データが格納されていないことを
示す信号を発生する。アンドゲート５１は、オアーゲー
ト５２と反転回路５３の出力に加え編集メモリの書込み
タイミング信号を入力として、既に動画図形の画素デー
タが格納されてなく、且つ書き込む画素データが透明で
ないとき、編集メモリ１０の書込み制御信号を発生する
。静止画の表示データ書き込み時には外形データＯＬを
チェックし、既に動画データが書き込まれている状態で
あれば、書き込み信号を活性化しない。次に動画の表示
データ書き込み時には静止画と同様に外形データＯＬを
チェックし、動画内でも優先順位の高位のものが書かれ
ている場合には、書き込み信号を活性化せず、高位のも
のが書かれていない場合には、書き込み信号を活性化す
るとともに外形データＯＬ入力を生成し、画素データＤ
、−Ｄ３と合せて編集メモリに書き込む。ここで、実施
例の装置では、動画内での優先順位として、動画サーチ
カウンタ６の指定で表示すべき動画の検出が早くされる
ものに高順位を与えており、先に検出された動画図形の
画素情報が格納されていれば編集メモリに書き込みが起
らないことにより動画の優先順位制御を実現している。

〔発明の効果〕

以上説明したように本発明は、静止画と動画といった異
なる表示データを混在して表示する制御において、静止
画と動画の表示データを同一の編集メモリに格納するよ
うにし、映像メモリや並列−直列変換シフトレジスタと
いった表示に不可欠な周辺制御回路を静止画表示系と動
画表示系とで別々に構成する必要がなく、最小限のノ・
−ドウエアで静止画と動画の表示制御装置を実現できる
効果がある。

また、静止画と動画の表示データを編集メモリに格納す
る制御においては、同編集メモリの一部に各表示データ
の識別情報を格納し、静止画と動画の表示データが重な
る部分でこの識別情報及び既に記憶されている表示デー
タを用いて有効表示データの判別制御を行なうため、動
画図形の編集処理を静止画の同処理に割シ込ませること
ができ、処理可能な期間まで検出された動画図形の属性
情報を一時記憶して蓄えておくといつ九非効率的な制御
も必要なく、装置全体の構成は極めて簡単にできる。

さらに編集メモリに供給する読み出し用のアドレス情報
は、表示タイミングに同期して連続的に値が変化するも
のでよく一般に表示装置ではＣＲＴのタイミング制御に
必要な同期信号を生成する部分に用いられているカウン
タ類等の出力から得ることができるため専用の制御回路
は必要としない。

このように、本発明によれば静止画表示系と動画表示系
に必要とされるノ・−ドウエアを共用化し最少限のハー
ドウェアで安価な表示制御装置を提供することができる
。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック構成図、第２図は
一実施例の書込み制御回路の論理回路図、第３図は一実
施例の編集メモリの画素情報ホーマット、第４図は従来
の表示制御装置のブロック構成図である。１．１０１・・・・・・ＣＰＵ、２．Ｉｎ２・・・・・
・映像メモ＋７．３，１０４・・・・・・静止画アドレ
ス発生回路、４・・・・・・静止画位置情報発生回路、
５，１１２・・・・・・動画属性メモ；ハ　６，１１７
・・・・・・動画サーチカウンタ、７，１１５・・・・
・・動画検出回路、８・・・・・・動画位置情報発生回
路、９・・・・・・動画アドレス発生回路。１０・・・・・・編集メモリ、１１・・・・・・編集メ
モリアドレス制御回路、１２・・・・・・書込み制御回
路、１３・・・・・・映像データレジスタ、１４，１０
５・・・・・・走査信号発生回路、１５，１０７・・・
・・・映像信号発生回路、１６．１０８・・・・・・Ｃ
Ｂ、Ｔ、１７，１９．ＩＯＧ。１１８・・・・・・アドレス選択回路、１８．２０・・
・・・・データバッファ、３０．３１・・・・・・デー
タ入出カライン、３２・・・・・・アドレスバス、３３
・・・・・・データバス、３４・・・・・・書込みアド
レス、３５・・・・・・読出しアドレス、５０．５１・
・・・・・アンドゲート、５２・・・・・・オアーゲー
ト、５３・・・・・・反転回路、１０３・・・・・・静
止画データレジスタ、１１３・・・・・・形状データメ
モリ、１１４・・・・・・バッファメモリ、１１６・・
・・・・動画データレジスタ、１２０・・・・・・混合
器。竿　１頂峯２現夕）ｎデータ　　　　鳥系データ茅）回半チ■（従幻ケ］）

Claims

【特許請求の範囲】

映像メモリに記憶される静止画および動画の表示データ
を読出して表示装置への映像信号を発生する表示制御装
置において、次の走査線に対応する静止面の表示データ
アドレスと走査線上での表示位置情報を発生する静止画
制御部と、複数の動画から次走査線上に表示すべき動画
を検出してその動画の表示データアドレスと走査線上で
の表示位置情報を発生する動画制御部と、一走査線上に
表示すべき情報を抽出して走査線の画素データとして記
憶する編集メモリと、前記動画制御部の表示すべき動画
の検出に応じて静止画制御部の情報または動画制御部の
情報を選択し映像メモリの読出しアドレス指定情報と編
集メモリの書込みアドレス指定情報として供給する手段
と、映像メモリから読出された表示データと既に編集メ
モリに格納されている画素データと動画処理の状態を判
別して編集メモリへの書込み動作と書込む画素データの
発生を制御する手段とを有し、所定の優先順位で静止画
と動画を混在表示させることを特徴とする表示制御装置
。