JPH06110434A - 文字表示装置 - Google Patents
文字表示装置Info
- Publication number
- JPH06110434A JPH06110434A JP4260213A JP26021392A JPH06110434A JP H06110434 A JPH06110434 A JP H06110434A JP 4260213 A JP4260213 A JP 4260213A JP 26021392 A JP26021392 A JP 26021392A JP H06110434 A JPH06110434 A JP H06110434A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display device
- character
- pattern
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 色及び輝度を活用して表示品質を改善した文
字表示装置の提供。 【構成】 アクセス制御回路４２は、アドレスセレクタ
２及びアドレスデコーダ４１を介したＣＰＵ１からの要
求で、タイミングジェネレータ９１，アドレスカウンタ
９２，ロウアドレスカウンタ９３で生成された表示タイ
ミングでコードメモリ３１のコードデータを読み出し、
かつアドレス変換器５でアドレスデータに変換して第１
及び第２のパターンメモリ６１，６２へ同時に供給す
る。この第１／第２のパターンメモリ６１，６２のＬＳ
Ｂ／ＭＳＢブロックを、第１／第２のシフトレジスタ７
１，７２で各々読み出してシリアルパターン信号に変換
し、かつＤ／Ａ変換器８１で輝度信号に変換する。従っ
て、出力制御回路８２が変換された輝度信号とラッチ８
３で保持されたアトリビュートメモリ３２の修飾データ
との合成画像信号及び水平同期信号１８とで表示デバイ
ス１０に出力する。
字表示装置の提供。 【構成】 アクセス制御回路４２は、アドレスセレクタ
２及びアドレスデコーダ４１を介したＣＰＵ１からの要
求で、タイミングジェネレータ９１，アドレスカウンタ
９２，ロウアドレスカウンタ９３で生成された表示タイ
ミングでコードメモリ３１のコードデータを読み出し、
かつアドレス変換器５でアドレスデータに変換して第１
及び第２のパターンメモリ６１，６２へ同時に供給す
る。この第１／第２のパターンメモリ６１，６２のＬＳ
Ｂ／ＭＳＢブロックを、第１／第２のシフトレジスタ７
１，７２で各々読み出してシリアルパターン信号に変換
し、かつＤ／Ａ変換器８１で輝度信号に変換する。従っ
て、出力制御回路８２が変換された輝度信号とラッチ８
３で保持されたアトリビュートメモリ３２の修飾データ
との合成画像信号及び水平同期信号１８とで表示デバイ
ス１０に出力する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵの処理結果を表
示するための文字表示装置に係り、特に表示されるパタ
ーンと表示状態の色及び輝度を指定する文字表示装置に
関する。
示するための文字表示装置に係り、特に表示されるパタ
ーンと表示状態の色及び輝度を指定する文字表示装置に
関する。
【０００２】
【従来の技術】従来の情報処理装置は、図３に示すよう
に、ＣＰＵ１のアドレスバス１２の上位ビットは、アド
レスデコーダ４１でデコードされ、コードメモリ３１及
びアトリビュートメモリ３２のアクセスを検出し、この
アドレスデコーダ４１の出力信号及びメモリリード信号
１３及びメモリライト信号１４がアクセス制御回路４２
に送出される。
に、ＣＰＵ１のアドレスバス１２の上位ビットは、アド
レスデコーダ４１でデコードされ、コードメモリ３１及
びアトリビュートメモリ３２のアクセスを検出し、この
アドレスデコーダ４１の出力信号及びメモリリード信号
１３及びメモリライト信号１４がアクセス制御回路４２
に送出される。
【０００３】このアクセス制御回路４２は、ＣＰＵ１か
らデータバス１１及びアドレスバス１２を介してメモリ
アクセスが要求された場合、コードメモリ３１及びアト
リビュートメモリ３２に対するリード信号１５及びライ
ト信号１６を発生させてメモリアクセスを行なう。
らデータバス１１及びアドレスバス１２を介してメモリ
アクセスが要求された場合、コードメモリ３１及びアト
リビュートメモリ３２に対するリード信号１５及びライ
ト信号１６を発生させてメモリアクセスを行なう。
【０００４】コードメモリ３１には、表示される文字の
コードデータが、あるいはアトリビュートメモリ３２に
は、表示される文字の修飾データ（表示色等）が各々格
納されており、出力制御回路１８２からリードアクセス
が並行して行われている。
コードデータが、あるいはアトリビュートメモリ３２に
は、表示される文字の修飾データ（表示色等）が各々格
納されており、出力制御回路１８２からリードアクセス
が並行して行われている。
【０００５】タイミングジェネレータ１９１からは、１
ピクセルの基本クロック（ピクセルクロック）を分周し
て表示タイミングが生成され、このピクセルクロックを
分周してキャラクタクロック信号を発生し、かつピクセ
ルクロックを分周して水平同期信号１１８を発生する。
ピクセルの基本クロック（ピクセルクロック）を分周し
て表示タイミングが生成され、このピクセルクロックを
分周してキャラクタクロック信号を発生し、かつピクセ
ルクロックを分周して水平同期信号１１８を発生する。
【０００６】また、タイミングジェネレータ１９１は、
ピクセルクロックに同期して１文字分の表示データを生
成するクロックをアドレスカウンタ１９２及びロウアド
レスカウンタ１９３に供給し、このアドレスカウンタ１
９２の出力信号がアドレスセレクタ２へ送出され、かつ
ロウアドレスカウンタ１９３の出力信号がアクセス制御
回路４２へ送出されて、コードメモリ３１及びアトリビ
ュートメモリ３２のリード／ライトを制御する。
ピクセルクロックに同期して１文字分の表示データを生
成するクロックをアドレスカウンタ１９２及びロウアド
レスカウンタ１９３に供給し、このアドレスカウンタ１
９２の出力信号がアドレスセレクタ２へ送出され、かつ
ロウアドレスカウンタ１９３の出力信号がアクセス制御
回路４２へ送出されて、コードメモリ３１及びアトリビ
ュートメモリ３２のリード／ライトを制御する。
【０００７】文字表示のためのメモリリードは、文字単
位にアドレスを更新しながら１水平期間に表示する文字
数の分のアクセスが行われ、かつ１文字は複数のラスタ
で構成されているため、１ラスタの処理か終了した後
は、アドレスカウンタ１９２をその行の先頭表示文字が
格納されているコードメモリ３１とアトリビュートメモ
リ３２のアドレスにプリセットし、１文字を構成するラ
スタ数分同様のメモリアクセスを繰り返す。
位にアドレスを更新しながら１水平期間に表示する文字
数の分のアクセスが行われ、かつ１文字は複数のラスタ
で構成されているため、１ラスタの処理か終了した後
は、アドレスカウンタ１９２をその行の先頭表示文字が
格納されているコードメモリ３１とアトリビュートメモ
リ３２のアドレスにプリセットし、１文字を構成するラ
スタ数分同様のメモリアクセスを繰り返す。
【０００８】コードメモリ３１からリードされたコード
データは、例えばＪＩＳの漢字コードなどの形態となっ
ているため、それに対応するパターンのアドレスデータ
にアドレス変換器１０５で変換してパターンメモリ１０
６に供給され、このパターンメモリ１０６にはロウアド
レスカウンタ１９３からロウアドレスデータも同時に供
給される。
データは、例えばＪＩＳの漢字コードなどの形態となっ
ているため、それに対応するパターンのアドレスデータ
にアドレス変換器１０５で変換してパターンメモリ１０
６に供給され、このパターンメモリ１０６にはロウアド
レスカウンタ１９３からロウアドレスデータも同時に供
給される。
【０００９】パターンメモリ１０６には、図４に示され
るパターンデータが格納されており、各ラスタ（ロウア
ドレス）に対応するパターンデータがリードされ、この
パターンデータは、シフトレジスタ１０７に入力されて
シリアルパターン信号となり、かつ出力制御回路１８２
へ出力される。
るパターンデータが格納されており、各ラスタ（ロウア
ドレス）に対応するパターンデータがリードされ、この
パターンデータは、シフトレジスタ１０７に入力されて
シリアルパターン信号となり、かつ出力制御回路１８２
へ出力される。
【００１０】このシリアルパターン信号と、アクセス制
御回路４２のラッチ信号１７でコードデータに同期され
たラッチ１８３によってホールドされたアトリビュート
メモリ３２からの修飾データと、水平同期信号１１８と
を合成して複合画像信号として表示デバイス１０に出力
する。
御回路４２のラッチ信号１７でコードデータに同期され
たラッチ１８３によってホールドされたアトリビュート
メモリ３２からの修飾データと、水平同期信号１１８と
を合成して複合画像信号として表示デバイス１０に出力
する。
【００１１】
【発明が解決しようとする課題】従来の文字表示装置で
表示される文字の表示品質は１文字を構成するピクセル
数、言い換えれば文字表示装置の解像度に左右される要
素が大きく、例えば８×８ピクセルで１文字を表示しよ
うとする場合には、表示文字の表示品質を改善すること
は困難である。
表示される文字の表示品質は１文字を構成するピクセル
数、言い換えれば文字表示装置の解像度に左右される要
素が大きく、例えば８×８ピクセルで１文字を表示しよ
うとする場合には、表示文字の表示品質を改善すること
は困難である。
【００１２】一方、表示デバイス１０側では、多色表示
を行うことが一般的となっており、従来の文字表示装置
でもアトリビュート機能により、文字単位で表示色や表
示輝度を変更することができるようになっている。
を行うことが一般的となっており、従来の文字表示装置
でもアトリビュート機能により、文字単位で表示色や表
示輝度を変更することができるようになっている。
【００１３】また、表示デバイス１０はピクセル単位で
表示色や輝度を指定することができるため、グラフィッ
クス表示などにおいてはピクセル単位で表示色や輝度を
設定するビットマップ方式が採用されている。
表示色や輝度を指定することができるため、グラフィッ
クス表示などにおいてはピクセル単位で表示色や輝度を
設定するビットマップ方式が採用されている。
【００１４】しかし、従来の文字表示装置では、文字単
位での色及び輝度指定しかできないため、色及び輝度を
有効に活用した文字表示における表示品質の改善が行え
ない課題があった。
位での色及び輝度指定しかできないため、色及び輝度を
有効に活用した文字表示における表示品質の改善が行え
ない課題があった。
【００１５】従って、本発明の目的は、上述の課題を解
決し、色及び輝度を有効に活用して低解像度の表示装置
でも表示品質の改善が行える文字表示装置を提供するこ
とにある。
決し、色及び輝度を有効に活用して低解像度の表示装置
でも表示品質の改善が行える文字表示装置を提供するこ
とにある。
【００１６】言い換えれば、文字表示装置において、１
ピクセル単位で色及び輝度を指定可能な構成とすること
で、色情報及び輝度情報を活用して文字の表示品質を改
善することを特徴とする。
ピクセル単位で色及び輝度を指定可能な構成とすること
で、色情報及び輝度情報を活用して文字の表示品質を改
善することを特徴とする。
【００１７】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明の文字表示装置は、ＣＰＵと、このＣＰＵ
の指令のもとに文字を表示する表示デバイスと、この表
示デバイスに表示される文字のコードデータが格納され
た第一の記憶手段と、この第一の記憶手段に格納された
コードデータの読み出し／書き込みを行う第一のアクセ
ス手段と、上記コードデータに対応するビットマップ情
報であるパターンデータが格納された第二の記憶手段
と、上記第一の記憶手段に格納されたコードデータを、
上記表示デバイスに表示される各文字の表示タイミング
に同期して読み出す第二のアクセス手段と、この第二の
アクセス手段で読み出されたコードデータに基づき、パ
ターンデータが格納された上記第二の記憶手段のアドレ
スデータを生成する変換手段と、この変換手段で生成さ
れたアドレスデータにより、上記第二の記憶手段からパ
ターンデータを読み出す第三のアクセス手段と、この第
三のアクセス手段で読み出されたパターンデータを上記
表示デバイスのフォーマットに変換して出力する出力手
段とを備えたことを特徴とする。
めに、本発明の文字表示装置は、ＣＰＵと、このＣＰＵ
の指令のもとに文字を表示する表示デバイスと、この表
示デバイスに表示される文字のコードデータが格納され
た第一の記憶手段と、この第一の記憶手段に格納された
コードデータの読み出し／書き込みを行う第一のアクセ
ス手段と、上記コードデータに対応するビットマップ情
報であるパターンデータが格納された第二の記憶手段
と、上記第一の記憶手段に格納されたコードデータを、
上記表示デバイスに表示される各文字の表示タイミング
に同期して読み出す第二のアクセス手段と、この第二の
アクセス手段で読み出されたコードデータに基づき、パ
ターンデータが格納された上記第二の記憶手段のアドレ
スデータを生成する変換手段と、この変換手段で生成さ
れたアドレスデータにより、上記第二の記憶手段からパ
ターンデータを読み出す第三のアクセス手段と、この第
三のアクセス手段で読み出されたパターンデータを上記
表示デバイスのフォーマットに変換して出力する出力手
段とを備えたことを特徴とする。
【００１８】また、本発明の文字表示装置は、上記第二
の記憶手段が、１ピクセル当たり複数ビットのパターン
データで構成されたことを特徴とする。
の記憶手段が、１ピクセル当たり複数ビットのパターン
データで構成されたことを特徴とする。
【００１９】さらに、本発明の文字表示装置は、上記第
三のアクセス手段が、上記第二の記憶手段から１ピクセ
ルを構成する複数ビットのパターンデータを同時に読み
出すことを特徴とする。
三のアクセス手段が、上記第二の記憶手段から１ピクセ
ルを構成する複数ビットのパターンデータを同時に読み
出すことを特徴とする。
【００２０】あるいは、本発明の文字表示装置は、上記
出力手段が、上記第三のアクセス手段で読み出された複
数ビットのパターンデータから、１ピクセルの表示色あ
るいは表示輝度を１ピクセル単位で表示することを特徴
とする。
出力手段が、上記第三のアクセス手段で読み出された複
数ビットのパターンデータから、１ピクセルの表示色あ
るいは表示輝度を１ピクセル単位で表示することを特徴
とする。
【００２１】もしくは、本発明の文字表示装置は、上記
出力手段が、上記第一の記憶手段に格納されたコードデ
ータに文字単位で表示状態を表現する修飾データが含ま
れた場合、この文字単位の修飾データと上記第二の記憶
手段に格納された１ピクセル単位のパターンデータとを
複合表示することを特徴とする。
出力手段が、上記第一の記憶手段に格納されたコードデ
ータに文字単位で表示状態を表現する修飾データが含ま
れた場合、この文字単位の修飾データと上記第二の記憶
手段に格納された１ピクセル単位のパターンデータとを
複合表示することを特徴とする。
【００２２】
【実施例】次に、本発明の一実施例による文字表示装置
を、図面を参照して説明する。
を、図面を参照して説明する。
【００２３】図１は、本発明の一実施例による文字表示
装置のブロック構成図である。
装置のブロック構成図である。
【００２４】図２は、本発明の一実施例による文字表示
装置のパターンデータの１例である。
装置のパターンデータの１例である。
【００２５】本発明の一実施例による文字表示装置で表
示される文字は、図２で示すように、１文字の構成は従
来の文字表示装置と同様に８×８ピクセルで表示されて
いるが、表示輝度はピクセル単位で４つの階調をとるこ
とができる。
示される文字は、図２で示すように、１文字の構成は従
来の文字表示装置と同様に８×８ピクセルで表示されて
いるが、表示輝度はピクセル単位で４つの階調をとるこ
とができる。
【００２６】この表示される文字のパターンデータは、
ＭＳＢブロックとＬＳＢブロックの２つのブロックで構
成され、この両ブロックのデータが同時に読み出されて
文字が表示される。
ＭＳＢブロックとＬＳＢブロックの２つのブロックで構
成され、この両ブロックのデータが同時に読み出されて
文字が表示される。
【００２７】本発明による一実施例の文字表示装置は、
図１に示すように、データ処理を行なうＣＰＵ１と、こ
のＣＰＵ１の指令のもとに文字を表示する表示デバイス
１０と、この表示デバイス１０に表示される文字のコー
ドデータが格納されたコードメモリ３１とコードデータ
に文字単位で表示状態を表現する修飾データを格納した
アトリビュートメモリ３２とを備えた第一の記憶手段
と、このコードメモリ３１に格納されたコードデータの
読み出し／書き込みを行う第一のアクセス手段であるア
ドレスセレクタ２と、コードデータに対応するビットマ
ップ情報のパターンデータが格納された第１のパターン
メモリ６１及び第２のパターンメモリ６２を備えた第二
の記憶手段と、コードメモリ３１に格納されたコードデ
ータを、表示デバイス１０に表示される各文字の表示タ
イミングに同期して読み出すアドレスデコーダ４１及び
アクセス制御回路４２を備えた第二のアクセス手段と、
このアドレスデコーダ４１及びアクセス制御回路４２で
読み出されたコードデータに基づき、パターンデータが
格納された第１のパターンメモリ６１及び第２のパター
ンメモリ６２のアドレスデータを生成する変換手段であ
るアドレス変換器５と、このアドレス変換器５で生成さ
れたアドレスデータにより、第１のパターンメモリ６１
及び第２のパターンメモリ６２からパターンデータを読
み出す第１のシフトレジスタ７１及び第２のシフトレジ
スタ７２を備えた第三のアクセス手段と、この第１のシ
フトレジスタ７１及び第２のシフトレジスタ７２で読み
出されたパターンデータをＤ／Ａ変換器８１で表示デバ
イス１０のフォーマットに変換したアナログ信号とラッ
チ８３から入力された各文字単位の修飾データとを合成
出力する出力制御回路８２とを備えた出力手段と、表示
デバイス１０に表示される各文字の表示タイミングを生
成するタイミングジェネレータ９１，アドレスカウンタ
９２，ロウアドレスカウンタ９３とで構成される。
図１に示すように、データ処理を行なうＣＰＵ１と、こ
のＣＰＵ１の指令のもとに文字を表示する表示デバイス
１０と、この表示デバイス１０に表示される文字のコー
ドデータが格納されたコードメモリ３１とコードデータ
に文字単位で表示状態を表現する修飾データを格納した
アトリビュートメモリ３２とを備えた第一の記憶手段
と、このコードメモリ３１に格納されたコードデータの
読み出し／書き込みを行う第一のアクセス手段であるア
ドレスセレクタ２と、コードデータに対応するビットマ
ップ情報のパターンデータが格納された第１のパターン
メモリ６１及び第２のパターンメモリ６２を備えた第二
の記憶手段と、コードメモリ３１に格納されたコードデ
ータを、表示デバイス１０に表示される各文字の表示タ
イミングに同期して読み出すアドレスデコーダ４１及び
アクセス制御回路４２を備えた第二のアクセス手段と、
このアドレスデコーダ４１及びアクセス制御回路４２で
読み出されたコードデータに基づき、パターンデータが
格納された第１のパターンメモリ６１及び第２のパター
ンメモリ６２のアドレスデータを生成する変換手段であ
るアドレス変換器５と、このアドレス変換器５で生成さ
れたアドレスデータにより、第１のパターンメモリ６１
及び第２のパターンメモリ６２からパターンデータを読
み出す第１のシフトレジスタ７１及び第２のシフトレジ
スタ７２を備えた第三のアクセス手段と、この第１のシ
フトレジスタ７１及び第２のシフトレジスタ７２で読み
出されたパターンデータをＤ／Ａ変換器８１で表示デバ
イス１０のフォーマットに変換したアナログ信号とラッ
チ８３から入力された各文字単位の修飾データとを合成
出力する出力制御回路８２とを備えた出力手段と、表示
デバイス１０に表示される各文字の表示タイミングを生
成するタイミングジェネレータ９１，アドレスカウンタ
９２，ロウアドレスカウンタ９３とで構成される。
【００２８】次に、本発明の一実施例による文字表示装
置の動作を、図１及び図２を参照して詳細に説明する。
置の動作を、図１及び図２を参照して詳細に説明する。
【００２９】まず、ＣＰＵ１のアドレスバス１２の上位
ビットは、アドレスデコーダ４１でデコードされ、コー
ドメモリ３１及びアトリビュートメモリ３２のアクセス
を検出し、このアドレスデコーダ４１の出力信号及びメ
モリリード信号１３及びメモリライト信号１４がアクセ
ス制御回路４２に送出される。
ビットは、アドレスデコーダ４１でデコードされ、コー
ドメモリ３１及びアトリビュートメモリ３２のアクセス
を検出し、このアドレスデコーダ４１の出力信号及びメ
モリリード信号１３及びメモリライト信号１４がアクセ
ス制御回路４２に送出される。
【００３０】このアクセス制御回路４２は、ＣＰＵから
データバス１１及びアドレスバス１２を介してメモリア
クセスが要求された場合、コードメモリ３１及びアトリ
ビュートメモリ３２に対するリード信号１５及びライト
信号１６を発生させてメモリアクセスを行なう。
データバス１１及びアドレスバス１２を介してメモリア
クセスが要求された場合、コードメモリ３１及びアトリ
ビュートメモリ３２に対するリード信号１５及びライト
信号１６を発生させてメモリアクセスを行なう。
【００３１】また、タイミングジェネレータ９１，アド
レスカウンタ９２，ロウアドレスカウンタ９３で生成さ
れた表示タイミングに同期して読み出されたコードメモ
リ３１のコードデータは、アドレス変換器５において第
１及び第２のパターンメモリ６１，６２をアクセスする
ためのアドレスデータに変換されて第１及び第２のパタ
ーンメモリ６１，６２に同時に供給される。
レスカウンタ９２，ロウアドレスカウンタ９３で生成さ
れた表示タイミングに同期して読み出されたコードメモ
リ３１のコードデータは、アドレス変換器５において第
１及び第２のパターンメモリ６１，６２をアクセスする
ためのアドレスデータに変換されて第１及び第２のパタ
ーンメモリ６１，６２に同時に供給される。
【００３２】さらに、本発明による一実施例の文字表示
装置のパターンメモリは、１ピクセルを２ビットのパタ
ーンデータで表示するために、パターンメモリが２ブロ
ック接続され、第１のパターンメモリ６１からはパター
ンデータのＬＳＢブロックが、第２のパターンメモリ６
２からはパターンデータのＭＳＢブロックを各々読み出
し、かつ第１のシフトレジスタ７１及び第２のシフトレ
ジスタ７２へ送出する。
装置のパターンメモリは、１ピクセルを２ビットのパタ
ーンデータで表示するために、パターンメモリが２ブロ
ック接続され、第１のパターンメモリ６１からはパター
ンデータのＬＳＢブロックが、第２のパターンメモリ６
２からはパターンデータのＭＳＢブロックを各々読み出
し、かつ第１のシフトレジスタ７１及び第２のシフトレ
ジスタ７２へ送出する。
【００３３】この送出されたパターンデータは第１のシ
フトレジスタ７１及び第２のシフトレジスタ７２で各々
シリアルパターン信号に変換され、かつＤ／Ａ変換器８
１に入力されて４値のアナログ輝度信号に変換される。
フトレジスタ７１及び第２のシフトレジスタ７２で各々
シリアルパターン信号に変換され、かつＤ／Ａ変換器８
１に入力されて４値のアナログ輝度信号に変換される。
【００３４】一方、アトリビュートメモリ３２から読み
だされた修飾データは、アクセス制御回路４２のラッチ
信号１７でアナログ輝度信号に同期されたラッチ８３で
保持されて出力制御回路８２に入力され、Ｄ／Ａ変換器
８１からの各ピクセル単位のアナログ輝度信号とラッチ
８３から入力された各文字単位の修飾データにより、各
文字単位表示色やピクセル単位の輝度を合成して画像信
号を生成する。
だされた修飾データは、アクセス制御回路４２のラッチ
信号１７でアナログ輝度信号に同期されたラッチ８３で
保持されて出力制御回路８２に入力され、Ｄ／Ａ変換器
８１からの各ピクセル単位のアナログ輝度信号とラッチ
８３から入力された各文字単位の修飾データにより、各
文字単位表示色やピクセル単位の輝度を合成して画像信
号を生成する。
【００３５】この合成された画像信号は、水平同期信号
１８と合成され表示デバイス１０に出力される。
１８と合成され表示デバイス１０に出力される。
【００３６】なお、本発明による一実施例の文字表示装
置では、ピクセル単位で指定される表示要素を輝度及び
文字単位で指定される表示要素を表示色として説明した
が、ピクセル単位で指定する要素は輝度ばかりではなく
表示色を対象にしてもよく、あるいは複合的に指定して
もよく、さらには他の表示要素を取り上げてもよいこと
は言うまでもない。
置では、ピクセル単位で指定される表示要素を輝度及び
文字単位で指定される表示要素を表示色として説明した
が、ピクセル単位で指定する要素は輝度ばかりではなく
表示色を対象にしてもよく、あるいは複合的に指定して
もよく、さらには他の表示要素を取り上げてもよいこと
は言うまでもない。
【００３７】次に、従来の文字表示装置を、図３及び図
４を参照して説明する。
４を参照して説明する。
【００３８】従来の情報処理装置は、図３に示すよう
に、ＣＰＵ１のアドレスバス１２の上位ビットは、アド
レスデコーダ４１でデコードされ、コードメモリ３１及
びアトリビュートメモリ３２のアクセスを検出し、この
アドレスデコーダ４１の出力信号及びメモリリード信号
１３及びメモリライト信号１４がアクセス制御回路４２
に送出される。
に、ＣＰＵ１のアドレスバス１２の上位ビットは、アド
レスデコーダ４１でデコードされ、コードメモリ３１及
びアトリビュートメモリ３２のアクセスを検出し、この
アドレスデコーダ４１の出力信号及びメモリリード信号
１３及びメモリライト信号１４がアクセス制御回路４２
に送出される。
【００３９】このアクセス制御回路４２は、ＣＰＵ１か
らデータバス１１及びアドレスバス１２を介してメモリ
アクセスが要求された場合、コードメモリ３１及びアト
リビュートメモリ３２に対するリード信号１５及びライ
ト信号１６を発生させてメモリアクセスを行なう。
らデータバス１１及びアドレスバス１２を介してメモリ
アクセスが要求された場合、コードメモリ３１及びアト
リビュートメモリ３２に対するリード信号１５及びライ
ト信号１６を発生させてメモリアクセスを行なう。
【００４０】コードメモリ３１には、表示される文字の
コードデータが、あるいはアトリビュートメモリ３２に
は、表示される文字の修飾データ（表示色等）が各々格
納されており、出力制御回路１８２からリードアクセス
が並行して行われている。
コードデータが、あるいはアトリビュートメモリ３２に
は、表示される文字の修飾データ（表示色等）が各々格
納されており、出力制御回路１８２からリードアクセス
が並行して行われている。
【００４１】タイミングジェネレータ１９１からは、１
ピクセルの基本クロック（ピクセルクロック）を分周し
て表示タイミングが生成され、このピクセルクロックを
分周してキャラクタクロック信号を発生し、かつピクセ
ルクロックを分周して水平同期信号１１８を発生する。
ピクセルの基本クロック（ピクセルクロック）を分周し
て表示タイミングが生成され、このピクセルクロックを
分周してキャラクタクロック信号を発生し、かつピクセ
ルクロックを分周して水平同期信号１１８を発生する。
【００４２】また、タイミングジェネレータ１９１は、
ピクセルクロックに同期して１文字分の表示データを生
成するクロックをアドレスカウンタ１９２及びロウアド
レスカウンタ１９３に供給し、このアドレスカウンタ１
９２の出力信号がアドレスセレクタ２へ送出され、かつ
ロウアドレスカウンタ１９３の出力信号がアクセス制御
回路４２へ送出されて、コードメモリ３１及びアトリビ
ュートメモリ３２のリード／ライトを制御する。
ピクセルクロックに同期して１文字分の表示データを生
成するクロックをアドレスカウンタ１９２及びロウアド
レスカウンタ１９３に供給し、このアドレスカウンタ１
９２の出力信号がアドレスセレクタ２へ送出され、かつ
ロウアドレスカウンタ１９３の出力信号がアクセス制御
回路４２へ送出されて、コードメモリ３１及びアトリビ
ュートメモリ３２のリード／ライトを制御する。
【００４３】文字表示のためのメモリリードは、文字単
位にアドレスを更新しながら１水平期間に表示する文字
数の分のアクセスが行われ、かつ１文字は複数のラスタ
で構成されているため、１ラスタの処理か終了した後
は、アドレスカウンタ１９２をその行の先頭表示文字が
格納されているコードメモリ３１とアトリビュートメモ
リ３２のアドレスにプリセットし、１文字を構成するラ
スタ数分同様のメモリアクセスを繰り返す。
位にアドレスを更新しながら１水平期間に表示する文字
数の分のアクセスが行われ、かつ１文字は複数のラスタ
で構成されているため、１ラスタの処理か終了した後
は、アドレスカウンタ１９２をその行の先頭表示文字が
格納されているコードメモリ３１とアトリビュートメモ
リ３２のアドレスにプリセットし、１文字を構成するラ
スタ数分同様のメモリアクセスを繰り返す。
【００４４】コードメモリ３１からリードされたコード
データは、例えばＪＩＳの漢字コードなどの形態となっ
ているため、それに対応するパターンのアドレスデータ
にアドレス変換器１０５で変換してパターンメモリ１０
６に供給され、このパターンメモリ１０６にはロウアド
レスカウンタ１９３からロウアドレスデータも同時に供
給される。
データは、例えばＪＩＳの漢字コードなどの形態となっ
ているため、それに対応するパターンのアドレスデータ
にアドレス変換器１０５で変換してパターンメモリ１０
６に供給され、このパターンメモリ１０６にはロウアド
レスカウンタ１９３からロウアドレスデータも同時に供
給される。
【００４５】パターンメモリ１０６には、図４に示され
るパターンデータが格納されており、各ラスタ（ロウア
ドレス）に対応するパターンデータがリードされ、この
パターンデータは、シフトレジスタ１０７に入力されて
シリアルパターン信号となり、かつ出力制御回路１８２
へ出力される。
るパターンデータが格納されており、各ラスタ（ロウア
ドレス）に対応するパターンデータがリードされ、この
パターンデータは、シフトレジスタ１０７に入力されて
シリアルパターン信号となり、かつ出力制御回路１８２
へ出力される。
【００４６】このシリアルパターン信号と、アクセス制
御回路４２のラッチ信号１７でコードデータに同期され
たラッチ１８３によってホールドされたアトリビュート
メモリ３２からの修飾データと、水平同期信号１１８と
を合成して複合画像信号として表示デバイス１０に出力
する。
御回路４２のラッチ信号１７でコードデータに同期され
たラッチ１８３によってホールドされたアトリビュート
メモリ３２からの修飾データと、水平同期信号１１８と
を合成して複合画像信号として表示デバイス１０に出力
する。
【００４７】
【発明の効果】以上詳細に説明したように、本発明の文
字表示装置によれば、１ピクセル単位で色及び輝度を指
定可能な構成とすることで、色情報及び輝度情報を活用
して文字の表示品質を改善する効果がある。
字表示装置によれば、１ピクセル単位で色及び輝度を指
定可能な構成とすることで、色情報及び輝度情報を活用
して文字の表示品質を改善する効果がある。
【図１】本発明の一実施例による文字表示装置のブロッ
ク構成図である。
ク構成図である。
【図２】本発明の一実施例による文字表示装置のパター
ンデータの１例である。
ンデータの１例である。
【図３】従来の文字表示装置のブロック構成図である。
【図４】従来の文字表示装置のパターンデータの１例で
ある。
ある。
１ ＣＰＵ ２ 第１のアクセス手段（アドレスセレクタ） ５，１０５ 変換手段（アドレス変換器） １０ 表示デバイス １１ ＣＰＵ（データバス） １２ ＣＰＵ（アドレスバス） １３ ＣＰＵ（メモリリード信号） １４ ＣＰＵ（メモリライト信号） １５ 第２のアクセス手段（リード信号） １６ 第２のアクセス手段（ライト信号） １７ 第２のアクセス手段（ラッチ信号） １８，１１８ 水平同期信号 ３１ 第１の記憶手段（コードメモリ） ３２ 第１の記憶手段（アトリビュートメモリ） ４１ 第２のアクセス手段（アドレスデコーダ） ４２ 第２のアクセス手段（アクセス制御回路） ６１ 第２の記憶手段（第１のパターンメモリ） ６２ 第２の記憶手段（第２のパターンメモリ） ７１ 第３のアクセス手段（第１のシフトレジスタ） ７２ 第３のアクセス手段（第２のシフトレジスタ） ８１ 出力手段（Ｄ／Ａ変換器） ８２，１８２ 出力手段（出力制御回路） ８３，１８３ 出力手段（ラッチ） ９１，１９１ 表示タイミング（タイミングジェネレー
タ） ９２，１９２ 表示タイミング（アドレスカウンタ） ９３，１９３ 表示タイミング（ロウアドレスカウン
タ） １０６ 第２の記憶手段（パターンメモリ） １０７ 第３のアクセス手段（シフトレジスタ）
タ） ９２，１９２ 表示タイミング（アドレスカウンタ） ９３，１９３ 表示タイミング（ロウアドレスカウン
タ） １０６ 第２の記憶手段（パターンメモリ） １０７ 第３のアクセス手段（シフトレジスタ）
Claims (5)
- 【請求項１】 ＣＰＵと、このＣＰＵの指令のもとに文
字を表示する表示デバイスと、この表示デバイスに表示
される文字のコードデータが格納された第一の記憶手段
と、この第一の記憶手段に格納されたコードデータの読
み出し／書き込みを行う第一のアクセス手段と、上記コ
ードデータに対応するビットマップ情報であるパターン
データが格納された第二の記憶手段と、上記第一の記憶
手段に格納されたコードデータを、上記表示デバイスに
表示される各文字の表示タイミングに同期して読み出す
第二のアクセス手段と、この第二のアクセス手段で読み
出されたコードデータに基づき、パターンデータが格納
された上記第二の記憶手段のアドレスデータを生成する
変換手段と、この変換手段で生成されたアドレスデータ
により、上記第二の記憶手段からパターンデータを読み
出す第三のアクセス手段と、この第三のアクセス手段で
読み出されたパターンデータを上記表示デバイスのフォ
ーマットに変換して出力する出力手段とを備えたことを
特徴とする文字表示装置。 - 【請求項２】 上記第二の記憶手段が、１ピクセル当た
り複数ビットのパターンデータで構成されたことを特徴
とする請求項１記載の文字表示装置。 - 【請求項３】 上記第三のアクセス手段が、上記第二の
記憶手段から１ピクセルを構成する複数ビットのパター
ンデータを同時に読み出すことを特徴とする請求項２記
載の文字表示装置。 - 【請求項４】 上記出力手段が、上記第三のアクセス手
段で読み出された複数ビットのパターンデータから、１
ピクセルの表示色あるいは表示輝度を１ピクセル単位で
表示することを特徴とする請求項３記載の文字表示装
置。 - 【請求項５】 上記出力手段が、上記第一の記憶手段に
格納されたコードデータに文字単位で表示状態を表現す
る修飾データが含まれた場合、この文字単位の修飾デー
タと上記第二の記憶手段に格納された１ピクセル単位の
パターンデータとを複合表示することを特徴とする請求
項４記載の文字表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260213A JPH06110434A (ja) | 1992-09-29 | 1992-09-29 | 文字表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260213A JPH06110434A (ja) | 1992-09-29 | 1992-09-29 | 文字表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110434A true JPH06110434A (ja) | 1994-04-22 |
Family
ID=17344922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4260213A Pending JPH06110434A (ja) | 1992-09-29 | 1992-09-29 | 文字表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110434A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727410B1 (ko) * | 2006-02-14 | 2007-06-13 | 한양대학교 산학협력단 | 복수의 램프 신호를 이용한 평판디스플레이 패널 구동용디지털/아날로그 변환기 및 그 변환 방법 |
-
1992
- 1992-09-29 JP JP4260213A patent/JPH06110434A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727410B1 (ko) * | 2006-02-14 | 2007-06-13 | 한양대학교 산학협력단 | 복수의 램프 신호를 이용한 평판디스플레이 패널 구동용디지털/아날로그 변환기 및 그 변환 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3227086B2 (ja) | テレビオンスクリーン表示装置 | |
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| GB2104354A (en) | Writing text characters on computer graphics display | |
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| JPS61107392A (ja) | 画像処理システム | |
| USRE33894E (en) | Apparatus and method for reading and writing text characters in a graphics display | |
| JPH11508056A (ja) | 二重パネルｌｃｄ表示装置を備えたコンピュータ・システム | |
| US5818433A (en) | Grapics memory apparatus and method | |
| JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
| JPH02110497A (ja) | 画像表示装置 | |
| JP2593427B2 (ja) | 画像処理装置 | |
| JPH0683288A (ja) | 表示制御装置 | |
| JPH06110434A (ja) | 文字表示装置 | |
| JPH028314B2 (ja) | ||
| JP2002182639A (ja) | 画像処理装置 | |
| JP3694622B2 (ja) | 画像表示データの生成方法 | |
| JPS6362750B2 (ja) | ||
| JPH0327695A (ja) | ラスタテストパターンを表示するためのメモリ節約装置および方法 | |
| JPH04320295A (ja) | モノクロームディスプレイパネルにおけるグレイスケール表示制御装置 | |
| JP2000181397A (ja) | Ｃｒｔ／ｌｃｄ表示変換回路及び変換方法 | |
| JPH05282126A (ja) | 表示制御装置 | |
| JPH0713539A (ja) | 表示制御装置 | |
| JP2002311943A (ja) | 画像表示装置 | |
| JPH03268075A (ja) | 表示装置 | |
| JPH04316089A (ja) | 表示制御装置 |