KR940006350B1 - 화상데이타 제어장치 및 표시시스템 - Google Patents

화상데이타 제어장치 및 표시시스템 Download PDF

Info

Publication number
KR940006350B1
KR940006350B1 KR1019910010573A KR910010573A KR940006350B1 KR 940006350 B1 KR940006350 B1 KR 940006350B1 KR 1019910010573 A KR1019910010573 A KR 1019910010573A KR 910010573 A KR910010573 A KR 910010573A KR 940006350 B1 KR940006350 B1 KR 940006350B1
Authority
KR
South Korea
Prior art keywords
display
image data
data
display mode
color
Prior art date
Application number
KR1019910010573A
Other languages
English (en)
Other versions
KR920001416A (ko
Inventor
아쓰시 미즈도메
오사무 유우끼
히로시 이노우에
Original Assignee
캐논 가부시끼가이샤
야마지 게이조오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤, 야마지 게이조오 filed Critical 캐논 가부시끼가이샤
Publication of KR920001416A publication Critical patent/KR920001416A/ko
Application granted granted Critical
Publication of KR940006350B1 publication Critical patent/KR940006350B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G06F3/1475—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0464—Positioning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

내용 없음.

Description

화상데이타 제어장치 및 표시시스템
제1도는 본 발명의 표시시스템을 도시하는 블록도.
제2도는 본 발명의 그래픽 콘트롤러를 도시하는 블록 회로도.
제3(a)도는 본 발명에서 이용한 표시모우드의 식별을 위해 참조한 VGA I/O 레지스터 및 레지스터내의 비트의 일람을 표시하는 설명도.
제3(b)도는 본 발명에서 이용한 모우드 식별레지스터의 내용을 표시하는 설명도.
제4도는 본 발명에서 이용한 1280×1024 픽셀의 FLC 표시패널에 각종 디스플레이 모우드(0~13(h))의 표시를 행할 때의 표시형태를 나타내는 설명도.
제5(a)도 및 제5(b)도는 본 발명에서 이용한 유효표시 영역과 수평/수직의 경계 영역과의 관계를 나타내는 설명도.
제6도는 본 발명에서 이용한 2배 확대표시를 위한 계조(階調) 데이타(4비트/픽셀)로의 변환수단을 나타내는 설명도.
제7도는 본 발명에서 이용한 데이타 변환팰릿 RAM의 구성도.
제8(a)도, 제8(b)도 및 제8(c)도는 본 발명에서 이용한 데이타 변환팰릿 RAM의 계조데이타와 실제의 표시패널의 픽셀과의 관계를 나타내는 설명도.
제9도는 본 발명에서 이용한 호스트 CPU와 원칩·마이콘(마이크로콤퓨터) 각각의 판독/기입 동작의 관계를 나타내는 설명도.
제10도는 본 발명의 그래픽·콘트롤러로 부터의 화상데이타 출력 포맷을 나타내는 타이밍 차아트.
제11도는 본 발명에 의한 픽셀 셀렉터의 변환모우드를 나타내는 설명도.
제12도는 IBM사의 그래픽·서브시스템(VGA)에 있어서 표시모우드를 나타내는 설명도.
본 발명은 표시시스템, 특히 메모리성을 가진 강유전성 액정을 사용한 표시시스템에 있어서 화상데이타 제어장치에 관한 것이다.
최근 퍼스널콤퓨터(PC)나 워크스테이션(WS)등에서 요구되는 액정표시 시스템은 해가 갈수록 대화면, 고해상도화 되어 있고, 종래의 PC나 WS와의 호환성도 요구되고 있다.
일반에게 널리 사용되고 있는 IBM사의 PC/AT기를 예로 든다면 표시시스템에 이용되는 표시모우드로서는, IBM사에서 제조된 CGA(Color Graphics Array), EGA(Enhanced Graphics Array), VGA(Video Graphics Array)나 8514/A 등의 화상용 어댑터 수단이 있고, 각각은 해상도나 표시가능한 색의 수가 서로 틀린다.
이와 같은 표시모우드를 한개의 표시시스템으로 표시가 가능하게 한 것으로는 예를들면 CRT(Cathode Ray Tube) 표시시스템인 NEC사제 "Multisync II", "Multisync 3D", "Multisync 4D", "Multisync 5D"등이 알려져 있으나, 랩탑형의 PC나 WS를 실현할 수 있는 액정표시 시스템에 있어서는 많은 종류의 표시 모우드를 한개의 표시시스템으로 표시가 가능하게 하기에는 어려운 문제점이 있었다.
특히 강유전성 액정을 사용한 표시시스템에서는 CRT 표시시스템의 경우와 비교해서, 표시색 및 해상도에 관해서 다음에 설명하는 것과 같은 배려를 필요로 하고, CRT 표시시스템과의 호환성을 낮게하고 있었다.
(1) 표시색에 관해서 : 강유전성 액정소자는 클라그 등의 미국특허 제4,367,924호에 공보등에 개시되어 있는 것과 같이 쌍안정적인 배향상태, 즉 2치의 표시상태가 실현된다. 환언하면, 인가 전압제어 등에 의해 계조표현(階調表現)이 어려운 면이 있다. 이와같은 2치화 표시소자로 계조표시를 실현하기에는, 백과 흑의 도트수의 비율을 바꿈으로써 계조표시(면적계조표시)가 실현된다.
이것에 대해, 일반의 표시모우드에서는 CRT 표시시스템이 한개의 도트에 대해서 계조에 상응한 휘도로 발광하도록 설계되어 있다(휘도계조).
따라서, 표시색이 틀리는 각가지 표시모우드를 강유전성 액정표시 시스템으로 표시시킬 경우에는 휘도계조를 채용할 수 없음으로 표시모우드마다에 응해서 강유전성 액정표시 시스템마다 계조정보를 면적 계조표시방식으로 변경할 필요가 있었다.
(2) 해상도에 관해서 : 어느 해상도(예를들면, 640×480픽셀)의 강유전성 액정표시 시스템에, CRT 표시시스템에서 사용되고 있는 표시모우도를 적용할 때, 이 해상도보다 낮은 해상도의 표시모우드(예를들면 320×200픽셀)의 경우에는, 픽셀에 남음을 발생시키든가 혹은 상기의 해상도보다 높은 해상도의 표시모우드, 예를들면 720×400픽셀의 경우에서는 가로의 방향에서 픽셀의 부족을 발생한다. 이와같은 경우에는 화상정보를 세로의 방향 또는 가로의 방향을 따라서 신장이나 압축할 필요가 있었다.
또 강유전성 액정패널은 메모리효과가 있으므로, 상기한 표시모우드의 변환시에 발생하는 경계부에 있어 변환전의 표시상태가 지워져 없어지지 않고 잔상으로 표시되는 문제점이 있었다.
본 발명의 목적은 CRT 표시시스템과의 호환성을 향상시킨 액정표시 시스템, 특히 강유전성 액정표시 시스템을 제공함에 있다.
본 발명의 목적은 CRT 표시시스템과의 호환성을 향상시킨 화상정보의 제어시스템을 제공함에 있다.
본 발명은 첫째로 a. 화상데이타를 출력하는 제 1 의 수단, b. 본체측으로 부터의 표시모우드를 식별하는 제 2 의 수단 및 c. 식별한 표시모우드에 응해서 화상데이타를 변환처리하는 제 3 의 수단, 을 소유하는 화상 데이타 제어장치 및 이것을 이용한 표시시스템 ; 둘째로, a. 화상데이타를 출력하는 제 1 의 수단, b. 본체측으로 부터의 표시모우드를 식별하는 제 2 의 수단, c. 제 1 의 수단으로 부터 컬러데이타를 판독하는 제 3 의 수단, 및 d. 식별한 표시모우드에 응해서, 컬러데이타를 변환 처리하는 제 4 의 수단, 을 가진 화상데이타 제어장치 및 이것을 이용하는 표시시스템 ; 셋째로, a. 화상데이타를 출력하는 제 1 의 수단, b. 본체측으로 부터의 표시모우드를 식별하는 제 2 의 수단, c. 제 1 의 수단으로 부터 컬러데이타를 판독하는 제 3 의 수단, d. 화상데이타를 ON, OFF 신호로 변환하는 제 4 의 수단, 및 e. 식별한 표시모우드에 응해서, 컬러데이타를 변환처리하는 제 5 의 수단, 을 가진 화상데이타 제어장치 및 이것을 이용한 표시시스템이다.
제 1 도는 본 발명의 표시시스템을 도시하는 블록도이며, 강유전성 액정(FLC)을 사용한 표시유니트부(1), 그래픽·콘트롤러부(2)와 IBM사제 PC/AT 기등의 호스트 CPU(Central Processing Unit)(3)에 의해 구성되어 있다.
표시패널(11)은 주사전극 1024개, 정보전극 2560개(정보전극 2개에 1픽셀)를 메트릭스상에 배치하고, 배향처리를 행한 2개의 유리판과의 사이에 강유전헝 액정(FLC)을 봉입한 것으로서, 주사선은 어드레스·디코드(121)와 공통 드라이버회로(122)를 구비한 주사전극 구동회로(12), 정보선은 시프트 레지스터(131), 라인메모리(132)와, 세그먼트·드라이버회로(113)를 구비한 정보전극 구동회로(13)에 각각 접속되어 있다. 또 1화소(픽셀)은 제 1 도에 도시하는 바와같이, 3 : 2의 면적비로 분할된 2비트/픽셀 구성으로 되어 1픽셀당 4레벨의 계조표시를 실현하고 있다.
디스프레이·콘트롤러(17)은 그래픽스·콘트롤러(2)로부터의 표시데이타(PD 0~7)를 받아서 주사전극 구동회로(12) 및 정보전극 구동회로(13)를 제어한다.
그래픽스·콘트롤러(2)는 호스트 CPU(3)로 부터 보아서, CRT 표시시스템에 대해서 완전한 호환이 가능하게 될 필요성에서 CRT 표시시스템에서 사용되고 있는 그래픽스·카아드(여기서는 일예로서 IBM사제 그래픽스·서보시스템의 하나인 VGA 카아드)(21) 그 자체에 표시모우드를 식별하기 위한 모우드식별 레지스터(22), 컬러펠릿(212)의 컬러데이타를 판독하기 위한 2중 포트 RAM(23), FLC를 위한 데이타로 변환하는 데이타 변환 필릿 RAM(24) 및 표시의 전체 제어를 위한 마이크로 프로세서인 원칩·마이콘(25)을 부가하는 형식으로 구성되어 있고, 그 원칩·미이콘(25)은 호스트 CPU(3)과 표시유니트(1)과의 사이의 화상데이타의 관리나 표시타이망 등을 제어하고 있다.
제 2 도는 본 발명에서 사용한 그래픽스·콘트롤러(2)의 블록회로도이다. 제 2 도에 도시하는 회로는 CRT표시시스템에서 표준적으로 이용되고 있는 VGA 콘트롤러·칩(211), 컬러팰릿(212)과 프레임버퍼로 사용되는 VRAM(또는 DRAM)(213)으로 구성한 그래픽스·카아드(21)를 비치하고 있다. 또한 제 2 도에 도시하는 회로는 VGA 콘트롤러·칩(211)에 있어서 표시모우드를 식별하기 위한 모우드 식별레지스터(22)(VGA의 I/O 레지스터), 컬러팰릿(212)에 기록된 컬러데이타(R : 적색, G : 녹색, B : 청색, 각 6빗트)를 판독하기 위한 2중 포트 RAM(28)(이 2중 포트 RAM(23)은 판독전용 버퍼로서 사용된다). 모우드 식별레지스터(22)와, 2중 포트 RAM(23)에 대한 기록신호를 검지하고, 유지하는 WR플래그(26), DRAM(213)에서의 픽셀·데이타를 면적 계조데이타로 변환하는 데아타 변환팰릿 RAM(24), 데이타 변환팰릿 RAM(24)로 부터의 화상데이타를 표시유니트(1)에 전송하기 위한 출력 포맷으로 변환하기 위한 픽셀 셀렉터(27), 및 표시 모우드에 따라서 컬러팰릿(213)로 부터의 컬러데이타를 FLC를 위해 변환한 데이타를 데이타 변환팰릿 RAM(24)에 설정하든가, 표시유니트(1)측에 플래그(모우드플래그)에 의해 표시모우드 정보를 보낼 것을 지시하는 원칩·마이콘(25)을 구비하고 있다.
제 1 도, 제 2 도에서 사용한 신호는 표 1과 같다.
[표 1]
흑연의 팽창을 비교
이하 도면에 관해서 그 동작을 설명한다.
(1) VGA 카아드(21)(그래픽스·카아드(21))
제 2 도에 있어서 점선으로 둘러싸인 부분은 호스트 CPU(3)에서 보아 표시유니트(1)가 FLC인 것을 전혀 의식시키지 않도록 하기(CRT 표시시스템에 대해서 완전 호환이 가능하다) 위해서, 일반적으로 CRT 표시시스템의 경우에 있어서 VGA 카아드로서 동작하는 부분이다. VGA 콘트롤러 칩(211)은 VGA 카아드(21)의 기능전체를 제어하는 LSI이며, 그 내부에는 표시제어부, 그래픽제어부, 시이퀀스제어부, 어트리뷰트제어부의 4개의 제어부로 구성되어 있다. 또한 각 제어부에는 다수의 레지스터가 배치되어 있고, 호스트 CPU(3)의 I/I·어드레스로 부터 억세스된다. 호스트 CPU(3)는 각 표시모우드에 따라서 이것들의 레지스터군을 제어함으로써, 수평/수직 동기신호나 블랭크신호 등의 각종 제어신호의 타이밍설정이나 컬러팰릿(212)으로의 컬러데이타의 설정등을 행한다. 또 VGA 카아드의 사양으로의 호스트 CPU(3)는 VGA 콘트롤러 칩(211)의 내부레지스터의 내용을 설정할 뿐이 아니라, 점차 판독백(판독)할 수 있도록 되어 있다. 따라서, 이 VGA 카아드(21)는 호스트 CPU(3)측으로 부터, 항상 판독/기입되는 상태로 설정되어 있다.
(2) 표시모우드의 식별과 표시형태
FLC를 사용한 표시유니트(1)상에, 파탄없이 모든 표시모우드의 표시를 행하기 위해서는, 호스트 CPU(3)측에서 선택되는 표시모우드에 응해서, 후술하는 종래의 CRT 표시시스템에서 사용되고 있든 컬러데이타를 변환처리하는 것과, 표시유니트(1)측에 모우드 플래그의 송출을 행할 팔요가 있다. 이 때문에, 그래픽스·콘트롤러(2)내에 표시모우드를 인삭하는 수단이 필요하게 된다. 이 모우드를 인식하기 위해서 설치된 것이, 제 2 도내의 VGA·I/O 레지스터(모우드 식별레지스터(22))이다. 상기와 같이 호스트 CPU(3)는 표시모우드에 응해서, VGA 콘트롤러 칩(211)내의 몇개인가의 레지스터의 설정변경을 한다. 그래서, 표시모우드 변경에 따라서 변경되는 VGA·I/O 레지스터(모우드 식별 레지스터(22))를, VGA 콘트롤러 칩(211)외에도, 호스트 CPU(3)에서 보아, 기록전용의 형식으로 설치하고, 그 레지스터(22)내의 데이타를 원칩·마이콘(25)이 참조하게 하고 있다.
원칩·마이콘(25)은 전원투입시 및 수직블랭크 기간이외(표시시간중)에 모우드 식별레지스터(22)에 관한 WR 플래그(26)의 체크를 한다. 그 결과, 기록이 행해지고 있는 (I/O 레지스터의 기록플래그인 IO_WR 플래그(26)가 세트되어 있다.) 경우에는 모우드 식별레지스터의 내용을 판독 표시모우드의 변경의 유무를 확인한다.(이상, 표시기간중의 동작). 표시모우드에 변경이 있을 경우에는 후술하는 데이타 변환팰릿 RAM(24)의 설정변경이나 표시유니트(1)에 보내는 모우드플래그의 변경을 수직블랙크 기간내에 행한다.
제 3 (a)도는 표시모우드를 식별하기 위해서 참조한 VGA·I/O 레지스터(모우드 식별레지스터(22)) 및 레지스터내의 비트의 일람표이다.
제 3 (a)도에 도시한 바와같이, 표시모우드는 5종류의 VGA·I/O 레지스터의 합계 8개소의 테스트비트에 의해서 판별이 가능하다.
실제에는, 이 테스트비를 제 3 (b)도와 같은 순서로 줄지어서 한개의 모우드 식별레지스터(22)를 취급하고 이 레지스터의 데이타에 의해서 12종류의 표시모우드를 인식하고 있다.
또 제 4 도는 1280×1024 픽셀의 FLC 표시패널(11)이 표시모우드(0~13(h))에서의 표시를 할때의 표시형태(VGA모우드)를 도시하고 있다. 또한 제5(a)도 및 제5(b)도에 유효로서 영역과 수평/수직의 경계영역과의 관계를 도시했다. 일예로서 제 4 도에 있어서, 표시모우드(4, 5(h))가 선택된 경우, 표준의 화소수에 대해서 1배로부터 4배의 확대표시가 가능하게된다. 그 경우, 가로방향의 화상데이타의 신장은 후술하는 컬러데이타의 변환처리(그래픽스·콘트롤러(2) 측의 기능)에 의해 행한다. 한편, 가로방향으로 확대됨에 따라서 세로방향에 관해서도 똑같은 처리를 행할 필요가 있다. 이 세로방향으로의 확대처리는 FLC 표시유니트(1)내의 디스플레이·콘트롤러(17)가 표시패널(11)의 주사선을 2개, 4개가 동시에 선택구동 하도록 공통드라이버(112)를 제어하므로서 실현하고 있다. 이 때문에 그래픽스·콘트롤러(2)는 표시모우드에 응한 확대표시의 배율(여기에서는 1, 2, 4)을 모우드플래그로 해서 디스플레이·콘트롤러(17)측으로 보내고, 주사선의 복수개가 동시에 구동하는가의 유무(개수)를 알지 않으면 안된다. 또 제 5 (a)도는 수평경계없음/수직경계있음이 표시형태이며, 제 5 (b)도는 수평경계있음/수직경계있음의 표시형태이다.
(3) 컬러데이타의 변환처리
상기와 같이 표시색이 상이한 각종 표시모우드를 FLC 표시패털(11)에 표시되는 경우, 표시모우드에 따라서 CRT 표시시스템에 있어서와 같은 계조의 깊이 방향의 컬러데이타를 실제의 FLC 표시패널(11)의 픽셀의 배치에 따라서 가로방향(넓어짐방향)의 계조(면적계조)데이타로 변환한다.
(컬러데이타의 판독)
그래픽스·카아드(21)에서의 카아드(VGA의 경우)의 사양에서는 컬러펠릿·칩(212)에서 발생한 컬러데이타(R, G, B각 6비트)는 호스트 CPU(3)가 임의의 타이밍에서 판독/기입할 수 있게되어 있다. 이 때문에 본 발명의 그래픽스·콘트롤러(2)에서는 컬러펠릿·칩(212)에서 발생한 컬러데이타를 판독하게 위해서 컬러펠릿·칩(212)와 같은 어드레스에 호스트 CPU(3)에서 보아서 기록전용, 원칩·마이콘(25)에서 보아서 판독전용으로 구성된 2중포트 RAM(23)을 설치했다. 이와같은 구성에 의해 기본적으로 호스트 CPU(3)의 판독백의 타이밍에 상관없이 컬러데이타를 판독하는 것이 가능하게 된다.
원칩·마이콘(25)은 상기 모우드 식별레지스터(22)의 경우와 똑같이 수직블랭크 기간이외(표시기간중)에 2중포트 RAM(23)에 관한 WR플래그(26)(PALWR 플래그)의 체크를 한다. 그 결과, 기록이 행해지고 있다(컬러펠릿·칩(211)의 컬러데이타의 설정에 변경이 생겼다)경우에는 2중포트 RAM(23)의 내용(R, G, B각 6비트의 컬러데이타)을 판독한다.
(FLL를 위한 계조데이타로의 변환)
다음에 판독한 컬러데이타로 부터 FLC를 위한 계조데이타으로의 변환 사양에 관해서 설명한다. 한예로서 제 6 도에 컬러펠릿(211)에서 발생한 컬러데이타로 부터 2배의 확대표시를 행할때의 FLC를 위한 계조데이타(4비트/픽셀)으로의 변환 사양을 도시했다. 제 6 도에 도시한 바와같이, 여기에서는 판독한 R, G, B각 6비트의 컬러데이타에 각각 2, 4, 1이라는 상수를 곱하고(휘도계조로서의 무게를 강조) 그것을 합해냄으로서 컬러데이타로 부터의 휘도계조 데이타로의 변환을 행하고 있다. 이와같이 얻어진 휘도계조데이타를 어느 일정한 레벨마다 분할해서(본예에서는 14개로 분할), 각각의 휘도범위마다의 계조데이타(데이타 변환펠릿 RAM(24)에 설정하는 데이타)를 결정한다. 이 계조데이타는, 사전에 원칩·마이콘(25)내의 ROM 영역등에 테이블로서 새겨넣는 것이 바람직하다. 또 휘도계조데이타로 부터 면적계조데이타를 결정하는데 있어서는 대상이 되는 표시패널(11)의 화소구조나 γ특성을 충분히 고려하지 않으면 안된다. 또 이것들의 변환처리는 기본적으로 수직블랭크(또는 수직동기신호) 기간이외, 즉 표시기간내에 행한다.
(데이타 변환펠릿 RAM(24)의 설정(계조데이타의 기록))
데이타 변환펠릿 RAM(24)은 펠릿레지스터라고 불리는 8비트 길이의 레지스터×256개로 구성되는 룩업·테이블이다. 그 구성을 제 7 도에 도시했다. VGA 콘트롤러·칩(211) 경유로 출력되는 픽셀데이타는 데이타 변환펠릿 RAM(24)의 어드레스로서 작용하고 선택된 어드레스에 격납되어 있는 계조데이타(PL 0~7)가 출력된다.
상기와 같이 변환처리된 계조데이타의 데이타 변환펠릿 RAM(24)으로에 기록동작은 전원투입시 및 수직블랭크(또는 수직동기신호)기간내에 원칩·마이콘에 의해서 행해진다.
제 8 도는 데이타 변환펠릿 RAM(24)의 계조데이타와 실제의 표시패널(11)의 픽셀과의 관계를 도시하고 있다. 제 8 도에 있어서, 제 8 (c)도가 본 실시예에서 사용한 표시패널(11)의 최소화 소단위이다. 상기와 같이, 픽셀은 면적이 3 : 2로 분할되어 있고, 각각 독립적으로 구동함으로서, 1픽셀로 4레벨의 면적계조표시를 실현하고 있다. 또 제 8 (b)도 및 제8(c)도는 확대표시 모우드에서의 1픽셀의 취급을 도시하고 있다. 각각 4픽셀, 16픽셀을 한데 모아서 1픽셀로 취급하므로써 2배 4배의 확대표시를 행함과 함께 표시할 수 있을 계조수도 8레벨, 16레벨(단순휘도계산)로 증가한다. 제 8 도에 도시하는 바와같이, 데이타 변환 펠릿 RAM(24)내의 데이타는, 그대로 표시패널(11)상의 세그먼트(정보선)방향의 각 화소의 ON/OFF 데이타와 1 : 1로 대응하고 있다.
이상, 설명한 바와같은 일련의 동작에 대해서, 제 9 도에 간단한 이 벤트를 예로, 호스트 CPU(3)와 원칩·마이콘(25)의 동작흐름인 판독/기입 동작의 관계를 도시했다. 기본적으로 호스트 CPU(3)는 블랭크 기간내(비표시기간중)에 표시모우드나 컬러펠릿을 변경한다. 따라서, 원칩·마이콘(25)측에서는 표시기간중에 이것들의 변경된 데이타를 판독해서 필요에 따라서 변환처리까지 해둔다. 그리고, 1프레임(1필드)후의 블랭크기간에 데이타 변환펠릿 RAM(24)의 설정변경이나 모우드플래그의 변경을 한다. 또 표시기간중에 컬러펠릿(212)이나 모우드식별 레지스터(22)를 테스트하여 아무것도 변경되어 있지 않으면 다음 블랭크기간에는 아무것도 하지 않는다.
(4) 화상데이타의 출력포맷
제10도는 본 발명에 의한 그래픽스·콘트롤러(2)로 부터의 화상데이타 출력포맷이다. 제10도에 있어서 수평동기신호(HSYNC) 및 블랭크신호(BLANK)의 주기는 표준적으로 이용되고 있는 VGA 카아드에서 출력되는 것과 동일하다. 전송클록과 화상데이타에 관해서는 상기와 같은 각종 표시모우드 및 확대표시를 하기 위해서 클록 분주부와 픽셀 셀렉터에 의해 FLC 표시를 위한 사양으로 변환되어 있다.
제 2 도에 표시하는 클록 분주부(28)는 선택된 확대표시 모우드(몇비트/픽셀 인가?)에 응해서, VGA 카아드로부터의 클록신호(28M/25MHz)를 분주하고, FLC 표시 유니트로서의 전송클록을 발생한다. 예를들면, 8비트/픽셀 시에는 그래픽스·카아드(21)로 부터의 클로신호를 그대로 전송클록로 하고, 4비트/픽셀 시에는 1/2분주한 것을 전송클록으로서 출력한다.
한편 픽셀 셀렉터(27)는 데이타 변환펠릿 RAM(24)에서 출력되는 화소의 ON/OFF 데이타(PL 0~7)를 확대표시 모우드에 따라서 표시가능한 비트수로 변환하고 화상데이타로서 8비트 폭으로 전송하기 위한 처리를 행한다.
제11도는 픽셀 셀렉터(27)의 변환모우드를 표시하고 있다. 예를들면 2배 확대표시시에는 변환모우드 B가 선택된다. 이때 1픽셀 당의 취득할 수 있는 면적제조 데이타수는 4비트이므로, 우선 제 1 의 위상에서 데이타 변환 펠릿 RAM(24)로부터 출력되는 8비트 폭의 데이타(PL 0~7)중, 하위의 4비트(PL 0~3)만이 추출되어 화상데이타(PO 0~3)에 비축한다. 다음에, 제 2 의 위상에서 판독되는 데이타(PL 0~7)중 똑같이 하위의 4비트(PL 0~)가 추출되어, 화상데이타(PL 4~7)에 비축된다. 이와같이 2회의 위상에서 8비트의 데이타를 같추어서 FLC 표시유니트(1) 측으로 상기 전송클록과 함께 송출한다.
(5) 표시모우드
제12도는 IBM사제 VGA에 있어서의 표시모우드를 표시하고 있다.
표시 색에 관하여 : 제12도에서 알수 있듯이, 각 표시모우드에 따라서, 1픽셀당의 구성비트수(? 비트/픽셀)가 상이하며, 화상메모리(VRAM 213)중의 격납 포맷도 상이하다. 당연 1픽셀당의 구성비트수가 많은 모우드쪽이 여러색의 표시가 가능하다.
여기서 IBM사의 퍼스널·컴퓨터의 그래픽스·서브시스템에 있어서도 제일많은 색의 표시가 가능한 표시모우드(13(h))(VGA)를 한예로 들면 그 컬러정보의 출력플로우는 다음과 같다. VGA 콘트롤러 칩(211)이 프레임버퍼인 VRAM(213)의 어느 어드레스를 액세스하면 그 어드레스에 격납되어 있는 화상 데이터는 VGA 콘트롤러 칩(211)을 개재해서 어트리뷰트 정보가 부가되어 8비트/픽셀의 데이타로 출력된다. 이 어트리뷰트 부의 화상데이타는 사전에 색의 정보가 격납되어 있는 컬러펠릿내의 컬러레지스터를 선택하기 위한 어드레스로서 작용한다. VGA의 경우, 컬러펠릿(212)은 18비트(R, G, B의 각 6비트)의 컬러레지스터를 256개 가지고 있으며, 이 컬러레지스터에 색의 정보가 격납되어 있다. VRAM로부터의 화상데이타의 의해서 256개중 에서 한개의 컬러레지스터가 선택되면 R, G, B의 각 6비트 구성의 컬러데이타가 판독되어 같은 컬러펠릿내에 있는 D-A 콘버터로 인도된다. R, G, B각 한개씩 설치되어 있는 D-A 콘버터는 6비트의 컬러데이타를 아날로구 신호로 변환한다.
이와같은 컬러정보의 출력방식(컬러펠릿+아날로그출력)은, VRAM의 데이타량에 비해 많은 색의 표시가 실현될 수 있는 점이나, 컬러레지스터의 데이타를 바꿔씀으로서 VRAM중의 데이타를 바꿔쓰지 않아도 표시화면상의 색을 변환시킬수가 있는점, 또 디스플레이와의 접속개수를 적게 할 수 있는점등의 이점이 있고, 현재 주로 퍼스널·콤퓨터에 있어서 표준적인 주법으로 되어 있다.
해상도에 관하여 : 제12도에 있어서 해상도에 관해서도 각 표시모우드 마다 상이하고, 예를들면 모우드 D(h)의 경우는 320×200픽셀 모우드 12(h)의 경우는 640×480픽셀이다.
또 본 발명의 실시예에서는, 강유전성 액정패널을 사용했는데 이외에 박막트랜지스터를 사용한 액티브매트릭스형 액정(TN 액정) 패널에 적용할 수가 있다.
이상 설명한 바와같이 쌍안정성을 갖는 강유전성 액정표시장치에 있어서 CRT 표시시스템으로 일반적으로 사용되고 있는 그래픽스·카아드에 호스트 CPU(3)로 부터의 표시모우드를 식별하기 위한 레지스터 CRT 표시시스템으로 일반적으로 사용되고 있는 컬러펠릿의 컬러데이타를 판독하기 위한 2중포트 RAM(판독전용 버퍼(23))화상메모리로부터 판독되는 화상데이타를 미리 정해진 표시장치의 화상의 ON/OFF 데이타로 변환하는 데이타 변환펠릿 RAM(24) 전체 제어를 위한 마이크로프로세서·유니트(MPU)(25)등을 설치 호스트 CPU(3)에 의해 선택 표시모우드에 따라서, CRT 표시시스템에서의 화상데이타를 액정표시를 위한 화상데이타로 변환하고, CRT 표시시의 화상데이타 출력주기(수평/수직 동기신호)로 출력하므로써 호스트 CPU(3)에서 보아 CRT 표시시스템에 대한 완전한 호환성을 유지하면서 종래롤 부터 CRT 표시시스템에서 사용되어 온 다종 다양한 표시모우드를 강유전성 액정표시장치에 파탄되는일 없이 표시하는 것이 가능하게 됐다.

Claims (16)

  1. a. 화상데이타를 출력하는 제 1 의 수단, b. 본체측으로 부터의 표시모우드를 식별하는 제 2 의 수단 및 c. 식별한 표시모우드에 응해서 화상데이타를 변환처리하는 제 3 의 수단을 포함하는 것을 특징으로 하는 화상데이타 제어장치.
  2. 제 1 항에 있어서, 상기 화상데이타가 수평동기신호 및 수직동기신호와 동기해서 전송되는 것을 특징으로 하는 화상데이타 제어장치.
  3. a. 화상데이타를 출력하는 제 1 의 수단, b. 본체측으로 부터의 표시모우드를 식별하는 제 2 의 수단 및 c. 제 1 의 수단으로 부터 컬러데이타를 판독해 내는 제 3 의 수단, 및 d. 식별한 표시모우드에 따라서, 컬러데이타를 변환처리하는 제 4 의 수단을 포함하는 것을 특징으로 하는 화상데이타 제어장치.
  4. 제 3 항에 있어서, 상기 컬러데이터가 수평동기신호 및 수직동기신호와 동기해서 전송되는 것을 특징으로 하는 화상데이타 제어장치.
  5. a. 화상데이타를 출력하는 제 1 의 수단, b. 본체측으로 부터의 표시모우드를 식별하는 제 2 의 수단 및 c. 제 1 의 수단으로 부터 컬러데이타를 판독해 내는 제 3 의 수단, d. 화상데이타를 ON, OFF 신호로 변환하는 제 4 의 수단, 및 e. 식별한 표시모우드에 따라서, 컬러데이타를 변환처리하는 제 5 의 수단, 을 포함하는 것을 특징으로 하는 화상데이타 제어장치.
  6. 제 5 항에 있어서, 상기 제 4 의 수단으로 부터의 데이타가 표시모우드 변경시, 수직동기신호 또는 수직블랭킹신호의 기간내에 설정되는 것을 특징으로 하는 화상데이타 제어장치.
  7. 제 5 항에 있어서, 상기 컬러데이타가 수평동기신호 및 수직동기신호에 동거해서 전송되는 것을 특징으로 하는 화상데이타 제어장치.
  8. a. 구동회로를 구비한 표시패널, b. 화상데이타를 출력하고, 본체측으로 부터의 표시모우드를 식별하고, 식별한 표시모우드에 따라서 화상데이타를 변경처리하는 제 1 의 수단, 및 c. 제 1 의 수단으로 부터 출력된 화상데이타에 의거해서 구동회로를 제어하는 제 2 의 수단을 포함하는 것을 특징으로 하는 표시시스템.
  9. 제 8 항에 있어서, 상기 표시패널이 액정패널인 것을 특징으로 하는 표시시스템.
  10. 제 8 항에 있어서, 상기 표시패널이 강유전성 액정패널인 것을 특징으로 하는 표시시스템.
  11. a. 구동회로를 구비한 표시패널, b. 화상데이타를 출력하고 본체측으로 부터의 표시모우드를 식별하고 식별한 표시모우드에 따라서 컬러데이타를 변환처리하는 제 1 의 수단, 및 c. 제 1 의 수단으로 부터 출력된 화상데이타에 의거해서 구동회로를 제어하는 제 2 의 수단을 포함하는 것을 특징으로 하는 표시시스템.
  12. 제11항에 있어서, 상기 표시패널이 액정패널인 것을 특징으로 하는 표시시스템.
  13. 제11항에 있어서, 상기 표시패널이 강유전성 액정패널인 것을 특징으로하는 표시시스템.
  14. a. 구동회로를 구비한 표시패널, b. 화상데이타를 출력하고 본체측으로 부터의 표시모우드를 식별하고, 화상데이타에서 컬러데이타를 판독하고 화상데이타를 ON· OFF 데이타로 변환하고, 식별한 표시모우드에 따라서 컬러데이타를 변환처리하는 제 1 의 수단, 및 c. 제 1 의 수단으로 부터 출력된 화상데이타에 의거해서 구동회로를 제어하는 제 2 의 수단을 포함하는 것을 특징으로 하는 표시시스템.
  15. 제14항에 있어서, 상기 표시패널이 액정패널인 것을 특징으로 하는 표시시스템.
  16. 제14항에 있어서, 상기 표시패널이 강유전성 액정패널인 표시시스템.
KR1019910010573A 1990-06-25 1991-06-25 화상데이타 제어장치 및 표시시스템 KR940006350B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-167641 1990-06-25
JP2167641A JPH0455890A (ja) 1990-06-25 1990-06-25 画像データ制御装置及び表示システム
JP90-167641 1990-06-25

Publications (2)

Publication Number Publication Date
KR920001416A KR920001416A (ko) 1992-01-30
KR940006350B1 true KR940006350B1 (ko) 1994-07-18

Family

ID=15853539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010573A KR940006350B1 (ko) 1990-06-25 1991-06-25 화상데이타 제어장치 및 표시시스템

Country Status (6)

Country Link
US (1) US5903253A (ko)
EP (1) EP0464555B1 (ko)
JP (1) JPH0455890A (ko)
KR (1) KR940006350B1 (ko)
AT (1) ATE143164T1 (ko)
DE (1) DE69122182T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143493B2 (ja) * 1991-06-21 2001-03-07 キヤノン株式会社 表示制御装置
JPH07152017A (ja) * 1993-11-30 1995-06-16 Sony Corp 液晶素子の駆動方法及びその液晶素子
US6078318A (en) 1995-04-27 2000-06-20 Canon Kabushiki Kaisha Data transfer method, display driving circuit using the method, and image display apparatus
JPH09134153A (ja) * 1995-11-08 1997-05-20 Canon Inc 表示システム
JP3867296B2 (ja) * 1996-11-07 2007-01-10 セイコーエプソン株式会社 画像再生装置、プロジェクタ、画像再生システム及び情報記憶媒体
JP2982722B2 (ja) * 1996-12-04 1999-11-29 日本電気株式会社 映像表示装置
KR100266211B1 (ko) * 1997-05-17 2000-09-15 구본준; 론 위라하디락사 액정판넬의종횡비와다른종횡비의화상표시기능을가진액정표시장치및그방법
US6175361B1 (en) * 1997-10-27 2001-01-16 Sony Corporation Frequency generation during switch-over for multi-frequency video monitor
US6330010B1 (en) * 1997-11-21 2001-12-11 Xsides Corporation Secondary user interface
JPH11202834A (ja) * 1998-01-08 1999-07-30 Sony Corp 液晶表示装置
US8555194B2 (en) * 1998-07-17 2013-10-08 D. David Nason Secondary user interface
US6603480B1 (en) * 1998-12-30 2003-08-05 Intel Corporation Method and apparatus for power managing display devices
JP2001051657A (ja) 1999-08-10 2001-02-23 Nec Saitama Ltd カラー液晶ディスプレイ
US6734866B1 (en) * 2000-09-28 2004-05-11 Rockwell Automation Technologies, Inc. Multiple adapting display interface
KR100459122B1 (ko) * 2001-07-31 2004-12-03 엘지전자 주식회사 자체 발광 표시 소자의 구동 제어 방법
JP2003131615A (ja) * 2001-10-30 2003-05-09 Sharp Corp プラズマディスプレイ装置及びその駆動方法
KR100400602B1 (en) * 2003-02-21 2003-10-08 Humax Co Ltd Method for controlling resolution of graphic image
JP2009037074A (ja) * 2007-08-02 2009-02-19 Nec Electronics Corp 表示装置
US9245491B2 (en) * 2012-12-13 2016-01-26 Texas Instruments Incorporated First de-compressing first compressing schemes for pixels from/to bus interface

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367924A (en) * 1980-01-08 1983-01-11 Clark Noel A Chiral smectic C or H liquid crystal electro-optical device
CH666560A5 (de) * 1983-03-01 1988-07-29 Tadeusz Bobak Anzeigevorrichtung.
US4531160A (en) * 1983-05-03 1985-07-23 Itek Corporation Display processor system and method
JPS60247692A (ja) * 1984-05-24 1985-12-07 株式会社　アスキ− デイスプレイコントロ−ラ
JPS6125184A (ja) * 1984-07-13 1986-02-04 株式会社　アスキ− 表示制御装置
US4727362A (en) * 1984-07-16 1988-02-23 International Business Machines Corporation Digital display system
US4827255A (en) * 1985-05-31 1989-05-02 Ascii Corporation Display control system which produces varying patterns to reduce flickering
US5095301A (en) * 1985-11-06 1992-03-10 Texas Instruments Incorporated Graphics processing apparatus having color expand operation for drawing color graphics from monochrome data
NL8601063A (nl) * 1986-04-25 1987-11-16 Philips Nv Weergeefinrichting voor kleurweergave.
JPS63229430A (ja) * 1987-03-18 1988-09-26 Nec Corp 液晶デイスプレイ
US4855724A (en) * 1987-03-23 1989-08-08 Tektronix, Inc. Color filter grouping for addressing matrixed display devices
JP2579933B2 (ja) * 1987-03-31 1997-02-12 キヤノン株式会社 表示制御装置
EP0295690B1 (en) * 1987-06-19 1994-11-30 Kabushiki Kaisha Toshiba Display area control system for plasma display apparatus
EP0295691B1 (en) * 1987-06-19 1994-11-23 Kabushiki Kaisha Toshiba Display mode switching system for plasma display apparatus
US4870398A (en) * 1987-10-08 1989-09-26 Tektronix, Inc. Drive waveform for ferroelectric displays
JPH01191914A (ja) * 1988-01-27 1989-08-02 Toshiba Corp コンピュータシステム
US5266940A (en) * 1988-03-05 1993-11-30 Sharp Kabushiki Kaisha Method of gray scale display for dot matrix type display device
JPH0743580B2 (ja) * 1988-09-22 1995-05-15 インターナショナル・ビジネス・マシーンズ・コーポレーション グレイ・スケールを変換する方法
JPH01277891A (ja) * 1988-04-30 1989-11-08 Toshiba Corp 表示制御装置
DE68924737T2 (de) * 1988-08-09 1996-05-02 Seiko Epson Corp Anzeigesignalgenerator.
JPH0650522B2 (ja) * 1988-09-22 1994-06-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 表示システム
JP2700903B2 (ja) * 1988-09-30 1998-01-21 シャープ株式会社 液晶表示装置
JP2794727B2 (ja) * 1988-10-28 1998-09-10 松下電器産業株式会社 フィールド判別回路
US5150109A (en) * 1989-02-13 1992-09-22 Touchstone Computers, Inc. VGA controller card
US5252959A (en) * 1989-02-20 1993-10-12 Seiko Epson Corporation Method and apparatus for controlling a multigradation display
KR910008449B1 (ko) * 1989-04-04 1991-10-15 삼성전관 주식회사 비데오 매트릭스 회로
JP2877381B2 (ja) * 1989-10-06 1999-03-31 キヤノン株式会社 表示装置及び表示方法

Also Published As

Publication number Publication date
EP0464555A2 (en) 1992-01-08
EP0464555A3 (en) 1992-12-23
ATE143164T1 (de) 1996-10-15
DE69122182T2 (de) 1997-03-06
US5903253A (en) 1999-05-11
DE69122182D1 (de) 1996-10-24
EP0464555B1 (en) 1996-09-18
KR920001416A (ko) 1992-01-30
JPH0455890A (ja) 1992-02-24

Similar Documents

Publication Publication Date Title
KR940006350B1 (ko) 화상데이타 제어장치 및 표시시스템
US5699076A (en) Display control method and apparatus for performing high-quality display free from noise lines
AU652370B2 (en) Multiple buffer computer display controller apparatus
US7724269B2 (en) Device for driving a display apparatus
EP0540294B1 (en) Display control device and display apparatus with display control device
EP0421772B1 (en) Display apparatus
JPS5859490A (ja) 表示制御装置
EP0298243A2 (en) A computer video demultiplexer
US6140992A (en) Display control system which prevents transmission of the horizontal synchronizing signal for a predetermined period when the display state has changed
US6281876B1 (en) Method and apparatus for text image stretching
EP0591683A1 (en) Display control apparatus
US5724063A (en) Computer system with dual-panel LCD display
KR19980070281A (ko) 표시제어장치 및 표시장치
US6124842A (en) Display apparatus
EP0592801B1 (en) Display control apparatus and method therefor
US5717906A (en) Frame comparison with reduced memory via changed scanline detection and post-addition rotational shifting
JP3018329B2 (ja) 表示システムおよび液晶表示装置
JP3126681B2 (ja) 表示装置、表示制御装置及び表示制御方法
US5847700A (en) Integrated apparatus for displaying a plurality of modes of color information on a computer output display
JP3109906B2 (ja) 表示制御方法及び表示制御装置
JP3468667B2 (ja) 表示制御装置および表示装置
JP2001100723A (ja) 画像表示データの生成方法
JPH11126045A (ja) 表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060711

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee